特許
J-GLOBAL ID：201603017945054574
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (4件)：
渡辺 和昭
, 西田 圭介
, 仲井 智至
, 須澤 修
公報種別：特許公報
出願番号（国際出願番号）：特願2012-063248
公開番号（公開出願番号）：特開2013-197330
特許番号：特許第6010951号
出願日： 2012年03月21日
公開日（公表日）： 2013年09月30日
請求項（抜粋）：
【請求項1】 半導体基板上にマスク膜を形成し、前記マスク膜をマスクとして前記半導体基板をエッ
チング加工することにより、前記半導体基板に複数のトレンチを形成する第1工程と、
前記複数のトレンチ内及び前記マスク膜上に絶縁膜を堆積する第2工程と、
前記複数のトレンチ上を覆い且つマスク膜上を開口したパターンを有するレジストパターンを形成する第3工程と、
前記レジストパターンをマスクとして前記マスク膜上に位置する前記絶縁膜をエッチング加工することにより、前記マスク膜上に位置する絶縁膜の膜厚をXとする第4工程と、
前記第4工程の後に、前記マスク膜をストッパーとして前記絶縁膜をCMPで研磨する
ことにより、前記マスク膜上に位置する前記絶縁膜を除去する第5工程を具備し、
前記複数のトレンチは、該複数のトレンチの各々がもつ幅のうち最大の幅を有する第1
のトレンチと、最小の幅を有する第2のトレンチとを含み、
前記第1のトレンチ上に位置する前記絶縁膜の前記マスク膜より上に位置する厚さT1
と、前記第2のトレンチ上に位置する前記絶縁膜の前記マスク膜より上に位置する厚さT
nと、前記Xの関係は、下記式(1)を満たすことを特徴とする半導体装置の製造方法。
Tn>X>T1 ・・・(1)
ただし、nは2以上の整数である。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (2件)
前のページに戻る
