特許
J-GLOBAL ID：201603018637339661
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
青稜特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2014-176535
公開番号（公開出願番号）：特開2016-051349
出願日： 2014年08月29日
公開日（公表日）： 2016年04月11日
要約：
【課題】 係数の値域が限られているイジングモデルの基底状態探索を行う装置を用いて、任意の値域の係数を持つイジングモデルの基底状態探索を実現する。【解決手段】 半導体装置を、イジングモデルの各スピンの値を記憶するメモリセルと、該スピンに相互作用を及ぼす隣接するスピンからの相互作用係数を記憶するメモリセルと、該スピンの外部磁場係数を記憶するメモリセルと、および該スピンの次状態を決定する相互作用回路とをそれぞれ有する複数のスピンユニットと、前記複数のスピンユニットへ乱数を供給する乱数発生器と、前記各スピンユニット内に、隣接するスピンユニットからのスピン値、相互作用係数、及び外部磁場係数より前記各スピンユニットのスピンの次状態を決定する相互作用を実行する際に、前記相互作用係数、及び前記外部磁場係数を前記乱数と比較して、2値、または3値の模擬係数を発生する係数調整器とを備えて構成する。【選択図】図1
請求項（抜粋）：
イジングモデルの1つのスピンの値を記憶するメモリセルと、
前記1つのスピンに対する他のスピンからの相互作用を示す相互作用係数を記憶するメモリセルと、
前記相互作用係数と乱数とを比較することにより、前記相互作用係数の大きさに比例した確率で、所定の係数群のうち1つを選択する係数調整器と、
選択された前記係数に従い前記スピンの次状態を決定する演算を行う演算回路とをそれぞれ有する複数のスピンユニットと、
前記複数のスピンユニットに前記乱数を供給する乱数発生器と、
を備えたことを特徴とする半導体装置。
IPC (6件)：
G06N 99/00
, G06F 7/00
, G06F 7/58
, H01L 21/824
, H01L 27/105
, H01L 29/82
G06N99/00 120
, G06F7/00 204
, G06F7/58 A
, H01L27/10 447
, H01L29/82 Z
4M119AA20
, 4M119BB20
, 4M119CC01
, 4M119CC05
, 4M119DD42
, 4M119HH02
, 4M119HH07
, 4M119KK04
, 5F092AB10
, 5F092AC21
