特許
J-GLOBAL ID：201603018801459541

縦型半導体装置の性能を精確に強化するための装置アーキテクチャおよび方法

発明者：
ハリントン、トーマス、イー.、サード

ハリントン、トーマス、イー.、サード について


出願人/特許権者：
ディー スリー セミコンダクター エルエルシー

ディー スリー セミコンダクター エルエルシー について


代理人 (1件)： 矢口 太郎
公報種別：公表公報
出願番号（国際出願番号）：特願2015-544198
公開番号（公開出願番号）：特表2016-508284
出願日： 2013年11月26日
公開日（公表日）： 2016年03月17日
要約：
【解決手段】 縦型半導体装置の主要な電気仕様であって、通常、ディスクリート半導体として知られているクラスの装置に見られる電気仕様を改善すると、これらの装置が使用されるシステムの性能達成および電力効率に直接的な影響を及ぼす。縦型装置仕様の精度が低いと、システム構築者は、必要な仕様目標を備えているか入来装置をスクリーニングするか、またはそれらのシステムの性能または効率が望ましい値より低くなるよう設計するかのどちらかを行わなければならない。開示しているのは、縦型半導体装置用に望ましい目標仕様を達成するアーキテクチャおよび方法である。しきい値電圧を精確にトリミングすると、より改善された態様で、オン抵抗およびスイッチング時間の双方が目標に近づけられる。また、ゲート抵抗を精確にトリミングすると、より改善された態様で、スイッチング時間が目標に近づけられる。装置の有効幅を精確にトリミングすると、より改善された態様で、オン抵抗および通電能力の双方が目標に近づけられる。単一の装置を改善するには、装置パラメータがトリムされ、または2若しくはそれ以上の装置の仕様を合致させるには、パラメータ仕様が目標に近づけられる。 【選択図】 図2
請求項（抜粋）：
トリム可能な縦型半導体装置であって、 第1の縦型半導体装置と、 前記第1の半導体装置に並列接続された第2の縦型半導体装置のセットと を有し、 前記第2の縦型半導体装置のセットの各々は、前記第1の縦型半導体装置に接続され、当該トリム可能な縦型半導体装置をトリミングする有効化リンクと、前記第1の縦型半導体装置に接続され、前記第2の縦型半導体装置のセットにカスケード絶縁を生じさせる絶縁リンクとを有するものである トリム可能な縦型半導体装置。
IPC (5件)：
H01L 21/82 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 21/822 ,  H01L 27/04
FI (3件)：
H01L21/82 F ,  H01L29/78 658L ,  H01L27/04 V
Fターム (15件)：
5F038AV15 ,  5F038CA02 ,  5F038CD09 ,  5F038DT12 ,  5F038EZ20 ,  5F064CC09 ,  5F064CC22 ,  5F064DD09 ,  5F064DD14 ,  5F064EE47 ,  5F064FF04 ,  5F064FF22 ,  5F064FF27 ,  5F064FF42 ,  5F064FF45
引用特許：
出願人引用 (3件)
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平7-119472   出願人：ソニー株式会社
  • 特表昭63-501184
  • 特許第6433386号
審査官引用 (5件)
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平7-119472   出願人：ソニー株式会社
  • 特表昭63-501184
  • 特表昭63-501184
全件表示

前のページに戻る

TOP

BOTTOM