特許

J-GLOBAL ID：201603018974273249

集積回路のための柔軟性がより高いクロックネットワークアーキテクチャ

発明者： ガイド,ブライアン・シィ ,  ヤング,スティーブン・ピィ ,  バウアー,トレバー・ジェイ ,  オンドリス,ロバート・エム ,  ガイトンデ,ディネシュ・ディ
出願人/特許権者： ザイリンクス インコーポレイテッド
代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2015-543037
公開番号（公開出願番号）：特表2016-506106
出願日： 2013年07月08日
公開日（公表日）： 2016年02月25日
要約：

装置は、回路ブロック(203)のアレイ(202)においてクロックネットワーク(600)を有する集積回路(200)を備える。このクロックネットワークは、ルーティングトラック(400,402,403)と、分配スパイン(501,502)と、クロックリーフ(601)とを含む。ルーティングトラック(400,402,403)および分配スパイン(501,502)は双方向性である。

請求項（抜粋）：

装置であって、 回路ブロックのアレイにおいてクロックネットワークを有する集積回路を備え、 前記クロックネットワークは、ルーティングトラックと、分配スパインと、クロックリーフとを含み、 前記ルーティングトラックおよび前記分配スパインは双方向性である、装置。

IPC (5件)：

H03K 19/177 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04 ,  G06F 1/10

FI (4件)：

H03K19/177 ,  H01L21/82 W ,  H01L27/04 D ,  G06F1/10 511

Fターム (13件)：

5F038CD06 ,  5F038CD09 ,  5F038EZ07 ,  5F064AA08 ,  5F064AA11 ,  5F064BB03 ,  5F064EE09 ,  5F064EE16 ,  5F064EE47 ,  5F064EE54 ,  5J042AA10 ,  5J042BA04 ,  5J042CA20

引用特許：

審査官引用 (3件)

• 特許第7353487号
  
• プログラマブル論理回路および半導体装置
  公報種別：公開公報   出願番号：特願2001-108269   出願人：シャープ株式会社
• 特許第7362135号