特許
J-GLOBAL ID：201603019391568514
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (4件)：
筒井 大和
, 菅田 篤志
, 筒井 章子
, 坂次 哲也
公報種別：特許公報
出願番号（国際出願番号）：特願2012-157598
公開番号（公開出願番号）：特開2014-022445
特許番号：特許第5968705号
出願日： 2012年07月13日
公開日（公表日）： 2014年02月03日
請求項（抜粋）：
【請求項1】 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)第1ラック用識別情報を有し、かつ、前記第1ラック用識別情報に関連付けされた互いに異なる第1基材用識別情報をそれぞれ有する複数の第1ラック用基材が収納された第1ラックを準備する工程;
(b)前記(a)工程の後、前記第1ラックを第1後工程装置のローダ部にセットし、前記第1ラック用識別情報を読み取ることで、前記第1ラック内に含まれる前記複数の第1ラック用基材のそれぞれの前記第1基材用識別情報を取得する工程;
(c)前記(b)工程の後、前記第1ラックから前記複数の第1ラック用基材のうちの一つ目の基材を取り出し、前記第1ラックから取り出した前記一つ目の基材の前記第1基材用識別情報を読み取り、上位システムに登録しておいた一つ目の基材の第1基材用識別情報と照合した結果、前記第1ラックから取り出した前記一つ目の基材が前記複数の第1ラック用基材のうちの前記一つ目であれば前記第1後工程装置の処理部に供給し、前記一つ目でなければ供給を停止する工程、
ここで、
前記(c)工程を施している間に、または前記(c)工程の前に、前記第1後工程装置のアンローダ部にセットされた第2ラックの第2ラック用識別情報を読み取り、前記第2ラックを前記複数の第1ラック用基材を収納するためのラックとして前記上位システムに登録する;
(d)前記(c)工程の後、前記第1後工程装置の前記処理部に供給された前記一つ目の基材に第1の処理を施す工程、
ここで、
前記(d)工程を施している間に、前記第1ラックから取り出した前記複数の第1ラック用基材のうちの二つ目の基材の前記第1基材用識別情報を読み取り、前記上位システムに登録しておいた二つ目の基材の第1基材用識別情報と照合する;
(e)前記(d)工程の後、前記一つ目の基材を前記処理部から取り出し、前記処理部から取り出した前記一つ目の基材の前記第1基材用識別情報を読み取り、前記上位システムに登録しておいた前記一つ目の基材の前記第1基材用識別情報と照合した結果、前記処理部から取り出した前記一つ目の基材が前記複数の第1ラック用基材のうちの前記一つ目であれば前記第1後工程装置の前記アンローダ部にセットされた前記第2ラックに供給し、前記一つ目でなければ供給を停止する工程、
ここで、前記(e)工程を施している間に、前記二つ目の基材が前記複数の第1ラック用基材のうちの前記二つ目であれば前記第1後工程装置の前記処理部に供給し、前記二つ目でなければ供給を停止する;
(f)前記第1ラックから全ての前記第1ラック用基材を排出した後、複数の第3ラック用基材が収納された第3ラックを前記第1後工程装置の前記ローダ部にセットする。
IPC (2件)：
H01L 23/00 ( 200 6.01)
, H01L 23/50 ( 200 6.01)
H01L 23/00 A
, H01L 23/50 K
