特許
J-GLOBAL ID：201603019994657171
半導体集積回路のテスト回路及び方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
上田 邦生
, 藤田 考晴
, 川上 美紀
公報種別：特許公報
出願番号（国際出願番号）：特願2012-100649
公開番号（公開出願番号）：特開2012-235114
特許番号：特許第5955624号
出願日： 2012年04月26日
公開日（公表日）： 2012年11月29日
請求項（抜粋）：
【請求項1】 入力電圧で充電または放電になる貫通ビアと、
テスト制御信号に応答して前記貫通ビアから伝送された前記入力電圧のレベルを変化させてテスト電圧を生成する電圧駆動部と、
前記入力電圧及び前記テスト電圧を比較して結果信号を出力する判定部と、
を備え、
前記テスト制御信号は、
第1パルス幅を持つ第1テスト制御信号と、
第2パルス幅を持つ第2テスト制御信号と、を含み、
前記第1テスト制御信号及び前記第2テスト制御信号は、互い異なる時点にアクティブとされ、前記第1パルス幅及び前記第2パルス幅は調節可能である半導体集積回路のテスト回路。
IPC (7件)：
H01L 21/66 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
, G01R 31/28 ( 200 6.01)
, H01L 25/065 ( 200 6.01)
, H01L 25/07 ( 200 6.01)
, H01L 25/18 ( 200 6.01)
H01L 21/66 F
, H01L 27/04 T
, G01R 31/28 V
, H01L 25/08 Z
