特許
J-GLOBAL ID:201603020193071548

素子収納用パッケージおよび実装構造体

発明者:
出願人/特許権者:
公報種別:再公表公報
出願番号(国際出願番号):JP2013075993
公開番号(公開出願番号):WO2014-069126
出願日: 2013年09月26日
公開日(公表日): 2014年05月08日
要約:
素子収納用パッケージ2は、基板4と、枠体5と、入出力端子6を備えている。また、入出力端子6は、複数の誘電体層6aと複数のグランド層6bとを交互に積層した積層体に、枠体5内に位置する上面から内部を通って枠体5外に位置する下面にまで形成された配線導体7と、下面の配線導体7に接続されたリード端子8とを有している。複数のグランド層6bは入出力端子6内を上下方向に通る配線導体7の周囲に非形成領域が設けられ、非形成領域は、上方から下方に向かって、第1非形成領域F1と、第1非形成領域F1よりも面積が小さい第2非形成領域F2と、第2非形成領域F2よりも面積が大きくなる第3非形成領域F3とを有している。
請求項(抜粋):
上面に素子を実装するための実装領域を有する基板と、 前記基板上に外周に沿って前記実装領域を取り囲むように設けられた枠状部および前記枠状部に前記基板の上面に沿った方向に形成された貫通部を有する枠体と、 前記貫通部に設けられた、前記枠体内と前記枠体外とを電気的に接続する入出力端子とを備え、 前記入出力端子は、複数の誘電体層と複数のグランド層とを交互に積層した積層体に、前記枠体内に位置する上面から内部を通って前記枠体外に位置する下面にまで形成された配線導体と、下面の前記配線導体に接続されたリード端子とを有しており、 少なくとも3層の前記グランド層には上下方向に通る前記配線導体の周囲に非形成領域が設けられ、前記非形成領域は、前記積層体内の上方から下方に向かって順に、第1非形成領域と、前記第1非形成領域よりも面積が小さい第2非形成領域と、前記第2非形成領域よりも面積が大きい第3非形成領域とを有することを特徴とする素子収納用パッケージ。
IPC (2件):
H01L 23/04 ,  H01L 23/02
FI (2件):
H01L23/04 E ,  H01L23/02 H

前のページに戻る