特許
J-GLOBAL ID：201603020487707084
記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
丸島 敏一
公報種別：特許公報
出願番号（国際出願番号）：特願2012-237590
公開番号（公開出願番号）：特開2013-239142
特許番号：特許第5942781号
出願日： 2012年10月29日
公開日（公表日）： 2013年11月28日
請求項（抜粋）：
【請求項1】 ライト処理時に2値のうちの一方の値への書換えと他方の値への書換えとを順に実行するメモリセルに対する入力データの一部において前記2値のうちの特定の値のビット数が基準値を超えるか否かを判定して当該判定の結果を示す判定データを生成する判定部と、
前記ビット数が前記基準値を超えると判定された場合には前記一部を反転した前記入力データをライトデータとして前記判定データとともに前記メモリセルへ出力するライト側出力部と
を具備し、
前記入力データは2つの部分からなり、
前記判定部は、前記2つの部分のうちの一方の部分において前記ビット数が前記基準値を超えるか否かを判定し、
前記基準値は、前記2つの部分のうちの他方の部分における前記特定の値のビット数であり、
前記ライト側出力部は、前記ビット数が前記基準値を超えると判定された場合には前記一方の部分を反転した前記入力データを前記ライトデータとして出力し、前記ビット数が前記基準値を超えないと判定された場合には前記他方の部分を反転した前記入力データを前記ライトデータとして出力する
記憶制御装置。
IPC (3件)：
G06F 12/00 ( 200 6.01)
, G11C 16/02 ( 200 6.01)
, G11C 13/00 ( 200 6.01)
G06F 12/00 550 E
, G11C 17/00 611 D
, G11C 13/00 480 C
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
