特許
J-GLOBAL ID：201603020587336946
スタッフ同期制御回路及びスタッフ同期制御方法
発明者：
出願人/特許権者：
代理人 (2件)：
机 昌彦
, 下坂 直樹
公報種別：特許公報
出願番号（国際出願番号）：特願2012-180219
公開番号（公開出願番号）：特開2014-039142
特許番号：特許第5956284号
出願日： 2012年08月15日
公開日（公表日）： 2014年02月27日
請求項（抜粋）：
【請求項1】 低次群入力信号より第1のクロックを抽出する第1のビット同期回路と、
高次群入力信号から第2のクロックを抽出する第2のビット同期回路と、
前記第1のクロックを逓倍し、前記第1のクロックの周波数のn倍(nは2以上の整数)の周波数の逓倍クロックを生成する逓倍回路と、
前記低次群入力信号に含まれる低次群データを保持するメモリと、
前記第1のクロックに同期した書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御する書き込みカウンタと、
クロック制御信号に基づいて前記第2のクロックを制御して前記第2のクロックに同期した読み出しクロックを生成し、前記読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御する読み出しカウンタと、
前記逓倍クロックと前記読み出しクロックの位相を比較し、前記低次群入力信号のデータについてのデータ・スタッフ要求及び前記低次群入力信号のクロックについてのクロック・スタッフ要求を発生する位相比較器と、
前記データ・スタッフ要求及び前記クロック・スタッフ要求に基づいて、前記クロック制御信号及び前記データ・スタッフ要求についての情報を含むスタッフ情報を生成するスタッフ情報生成回路と、
前記メモリから読み出された前記低次群データ及び前記スタッフ情報を多重化してhビット(hは整数)の多重化フレームを構成し、前記第2のクロックに同期して出力する多重化部と、
を備えることを特徴とするスタッフ同期制御送信装置。
IPC (3件)：
H04L 7/00 ( 200 6.01)
, H04L 7/033 ( 200 6.01)
, H04J 3/07 ( 200 6.01)
H04L 7/00 500
, H04L 7/033
, H04J 3/07
