特許
J-GLOBAL ID:201603020671840471

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 日向寺 雅彦
公報種別:特許公報
出願番号(国際出願番号):特願2012-152915
公開番号(公開出願番号):特開2014-017329
特許番号:特許第5856545号
出願日: 2012年07月06日
公開日(公表日): 2014年01月30日
請求項(抜粋):
【請求項1】 半導体基板の上面に、第1方向に延び、上部が下部よりも細い断面が凸字状のフィンを形成する工程と、 前記フィンを覆うようにカーボン膜を形成する工程と、 前記カーボン膜上にノンドープ膜を形成する工程と、 前記ノンドープ膜上に前記第1方向に対して交差した第2方向に延びる芯材を形成する工程と、 前記芯材の両側面上に側壁ハードマスクを形成する工程と、 前記芯材及び前記芯材の両側面上に形成された一対の前記側壁ハードマスクからなる構造体をマスクとし、前記ノンドープ膜に対して、直上方向に対して前記第1方向の片側に傾斜した方向から不純物を注入することにより、前記ノンドープ膜のうち、前記一対の側壁ハードマスクのうち一方の直下域を含む部分を不純物ドープ膜とする工程と、 前記芯材を除去する工程と、 前記側壁ハードマスクをマスクとした異方性エッチングを施して前記カーボン膜を選択的に除去することにより、前記カーボン膜に、前記第2方向に延び、前記フィンに到達する第1の溝を形成する工程と、 前記第1の溝内に絶縁性の側壁部材を埋設する工程と、 前記不純物ドープ膜を除去せずに前記ノンドープ膜を除去する工程と、 前記カーボン膜における前記ノンドープ膜の直下域に位置していた部分を除去することにより、第2の溝を形成する工程と、 酸化処理を施すことにより、前記フィンにおける前記第2の溝内に配置された第1部分について、前記下部の両側部及び前記上部を酸化膜とする工程と、 前記酸化膜を除去する工程と、 前記第1部分の表面にゲート絶縁膜を形成する工程と、 前記第1部分を跨ぐように、前記ゲート絶縁膜上に、前記第2方向に延びるゲート電極を形成する工程と、 前記不純物ドープ膜を除去する工程と、 前記カーボン膜における前記不純物ドープ膜の直下域に位置していた部分を除去することにより、第3の溝を形成する工程と、 前記フィンにおける前記第3の溝内に配置された第2部分について、前記下部の両側部及び前記上部を導電体化する工程と、 を備えた半導体装置の製造方法。
IPC (7件):
H01L 21/336 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  H01L 27/088 ( 200 6.01) ,  H01L 29/41 ( 200 6.01) ,  H01L 29/423 ( 200 6.01) ,  H01L 29/49 ( 200 6.01)
FI (5件):
H01L 29/78 301 Y ,  H01L 29/78 301 X ,  H01L 27/08 102 B ,  H01L 29/44 L ,  H01L 29/58 G
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る