文献

J-GLOBAL ID：201702210157673690   整理番号：17A0859798

FPGAに基づく高効率SDRAM読出しデュアルポートコントローラの設計【JST・京大機械翻訳】

A high efficiency SDRAM controller design based on FPGA

著者 (3件)： Sun Jiajun (上海理工大学光電信息与計算机工程学院) ,  Liu Zilong (上海理工大学光電信息与計算机工程学院) ,  He Mingjun (上海理工大学光電信息与計算机工程学院)
資料名： Zhizaoye Zidonghua  (Zhizaoye Zidonghua)
巻： 35  号： 10B  ページ： 115-117  発行年： 2013年 
JST資料番号： C2179A  ISSN： 1009-0134  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： SDRAMの作動特性と制御タイミング特性を紹介した。この解析に基づき,フィールドプログラマブルゲートアレイ(FPGA)を用いて,高効率のSDRAM制御装置を実現するための方法を提案し,2つのRAMを設計し,2つのRAMを設計し,それを「ピンポン」RAMのデュアルポートインタフェイスとして設計した。これにより,仲裁メカニズムを導入し,データスループットを大幅に向上させることができた。FPGAとSDRAMはそれぞれALTER社のEP2C8Q208CチップとHY57V方法方法-57Cチップを採用し、そしてVERILOG HDL言語に基づいてソフトウェアソフトウェアQUARTUSII9.0でシミュレーションを完成した。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： *FPGA ,  制御装置 ,  *SDRAM
準シソーラス用語： *高効率 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (4件)： FPGA ,  高効率 ,  SDRAM ,  設計