文献

J-GLOBAL ID：201702210681467420   整理番号：17A0825066

ISDB-Tシステムのための圧縮センシングに基づくチャネル推定の低複雑性ハードウェア実装【Powered by NICT】

A Low-Complexity Hardware Implementation of Compressed Sensing-Based Channel Estimation for ISDB-T System

著者 (3件)： Ferdian Rian (Graduate School of Information Science, Nara Institute of Science and Technology, Ikoma, Japan) ,  Hou Yafei (Graduate School of Information Science, Nara Institute of Science and Technology, Ikoma, Japan) ,  Okada Minoru (Graduate School of Information Science, Nara Institute of Science and Technology, Ikoma, Japan)
資料名： IEEE Transactions on Broadcasting  (IEEE Transactions on Broadcasting)
巻： 63  号： 1  ページ： 92-102  発行年： 2017年 
JST資料番号： H0367A  ISSN： 0018-9316  CODEN： IETBAC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 圧縮センシング(CS)は,スパース信号再構成問題における最も人気のある研究課題の一つである。しかしCS実施はマトリックスの大きなサイズの間の計算による高い計算複雑性の欠点を持っている。本論文では,CS利用の実装の複雑さを低減するためのいくつかの最適化法を用いた統合サービスにおけるチャネル推定のための低複雑性CSハードウェア実現デジタル放送-地上(ISDB T)システム提案する。ISDB-Tは,直交周波数分割と多重化システムに基づいているので,CS計算の測定行列は切断された離散Fourier変換(DFT)行列である。乗算の複雑さとランダムアクセスメモリ使用量を顕著に低減するこのDFT行列の対称性を利用することができる。高速再構成期間を達成するために,本論文はまた,提案した方法のためのハードウェアアーキテクチャとフィールドプログラマブルゲートアレイにおけるその実現を提供した。シミュレーション結果は,提案した方法は,ほぼ従来法と同一のシステム性能と低い複雑性CSベースチャネル推定を達成できることを示した。さらに,実現したハードウェアは,他の既存の方法のそれと比較して最も速い実行時間を達成することができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： シミュレーション ,  乗算 ,  最適化 ,  再構成 ,  *ハードウェア ,  計算機アーキテクチャ ,  多重化 ,  *チャネル推定 ,  FPGA ,  計算量
準シソーラス用語： *複雑性 ,  離散Fourier変換 ,  *低複雑性 ,  *圧縮センシング ,  *ISDB-T , 【Automatic Indexing@JST】

分類 (1件)： テレビジョン一般  (ND12031N)

タイトルに関連する用語 (5件)： ISDB-T ,  圧縮センシング ,  チャネル推定 ,  低複雑性 ,  ハードウェア実装