文献
J-GLOBAL ID:201702210910659869   整理番号:17A0417532

1.25A/2ns負荷過渡のための36mVドループと125ns1%整定時間と10.6A30MHzハイブリッドバックコンバータ【Powered by NICT】

10.6 A 30MHz hybrid buck converter with 36mV droop and 125ns 1% settling time for a 1.25A/2ns load transient
著者 (2件):
資料名:
巻: 2017  号: ISSCC  ページ: 188-189  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高速負荷過渡応答は,現代の高度に統合されたシステムオンチップ(SoC)設計の要求に対処するために,DC-DCコンバータのための重要である。コントローラの速度を増強することにより,および/またはインダクタ電流(SR_L)のスルーレートを増加させることにより過渡応答を改善するために提案されている種々の手法で示されたように(第10.6.1報)。コントローラの速度を向上させるために,負荷過渡最適化(LTO)を持つキャパシタ電流センサ(CCS)キャリブレーション法は[1]における電流モード制御のための提案した,零遅れ同期(ZDS)と準電流モード履歴制御は[2]と[3]で提案した。これらの変換器は準最適過渡応答(のみSR_Lにより制限される)を達成するかもしれないが,回路の複雑さは大きく増加した。SR_Lを増加させるために,多相トポロジーが広く使用されている[1],[2,4]。N相コンバータに関して,SR_LはN倍増加し,両体積とコストを増加させることをかさ高いインダクタをNを用いたを犠牲にして効果的にすることができた。DC-DCコンバータとリニアレギュレータの並列運転を構成するハイブリッド方式は,余分なインダクタを添加せずに付加的な充電電流(I_ch)を注入して応答を向上させることができる。[5]では,ハイブリッド方式を活性化および不活性化定常状態窓[V_o ΔV_o,V_o]内の出力電圧V_oを監視することによって達成される。しかし,大きなΔV_oは良好な雑音耐性のために必要であり,遅いSR_Lも過渡時の損失を増加させることを高I_chを必要とする。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
電力変換器  ,  電源回路 
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る