文献

J-GLOBAL ID：201702211043910343   整理番号：17A0262288

改良型演算増幅器の共有構造の11ビットパイプラインADC設計【JST・京大機械翻訳】

Design of an 11-Bit Pipelined ADC with Improved OPAMP Sharing Configuration

著者 (3件)： Wan Fuqiang (Micro-nano Electronic System & Integrated Circuits Center,University of Science and Technology of China) ,  Diao Shengxi (Shanghai Key Laboratory of Multidimensional Information Processing,School of Information Science and Technology,East China Normal University) ,  Lin Fujiang (Micro-nano Electronic System & Integrated Circuits Center,University of Science and Technology of China)
資料名： Weidianzixue yu Jisuanji  (Weidianzixue yu Jisuanji)
巻： 33  号： 11  ページ： 119-123  発行年： 2016年 
JST資料番号： C2387A  ISSN： 1000-7180  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： パイプラインアナログディジタル変換器(ADC)の演算増幅器の共有構造を改良し、超高周波RFIDシステムに応用した11ビット100 MS/SサンプリングレートのパイプラインADCを設計した。このADCはサンプリング回路と第一段の残差利得回路を同じ演算増幅器に共有し、演算増幅器の電流効率を向上させ、さらに消費電力を減少させる。演算増幅器は二つの差分入力一対差分出力を持ち、利得ブートストラップの)構造を採用した。対称性のブートストラップスイッチを使用することによって,接続したスイッチのスイッチングを減少して,大電流を注入するとき,注入電荷の不整合を得た。この方法を用いて,11ビットパイプラインADCを設計し,その有効ビット数は10.6BIT,SFDRは71.2DB,SNDRは65.5DB,消費電力は52MWであった。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： ブートストラップ ,  電荷 ,  電流効率 ,  *演算増幅器 ,  対称性 ,  不整合 ,  消費電力 ,  スイッチ ,  SHF【周波数】 ,  利得
準シソーラス用語： SNDR ,  SFDR ,  ENOB ,  サンプリング速度 ,  *パイプラインADC , 【Automatic Indexing@JST】

著者キーワード (4件)： OPAMP sharing ,  symmetrical bootstrapped switch ,  pipeline ADC ,  low power

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： 演算増幅器 ,  ビット ,  パイプラインADC ,  設計