文献

J-GLOBAL ID：201702211108638873   整理番号：17A1772694

進行中の作業に関し天然シミュレーションにおける性能評価の積極的ループ最適化に対応したIRレベルアノテーション戦略【Powered by NICT】

Work-in-progress: IR-level annotation strategy dealing with aggressive loop optimizations for performance estimation in native simulation

著者 (2件)： Matoussi Omayma (TIMA Laboratory, Grenoble INP, France) ,  Petrot Frederic (TIMA Laboratory, Grenoble INP, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： CODES+ISSS  ページ： 1-2  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本来ソフトウェアの純粋に関数的な検証のために開発された,天然または宿主編集シミュレーション[6]は勢いを得ている,命令セットシミュレーション(ISS)と比較してかなり高速化のためである。ソフトウエアの性能モデルを得るために,非機能的情報は低レベル解析を用いた標的バイナリコードから計算し,それを作り出すために用いられ高レベルコードに注釈をつけられた。アノテートされた機能モデルを高速ソフトウェアタイミング[8]推定のためのホストマシン上で翻訳,実行される自然である。適切な場所でのバックアノテーション二元命令と高レベルコード文間のマッピングを必要とする。ソフトウェア編集プロセスのどの段階で情報が逆注釈付き決定する必要がある。は三つの可能性:元のソースコード([7])における,宿主二値符号([3]),あるいはコンパイラの中間表現(IR)であった([8], [2])。コンパイラは,ソフトウェア性能を向上させるために多くの最適化を行っているので,ソースコードと二値符号構造を根本的に異なる可能性がある。本研究では,高レベルコンパイラ最適化(gccにおける例えばO3)を使用すると,著者らは,コンパイラのIRおよび二元制御owグラフ(CFG)間のマッピングアプローチを定義した。提案アプローチでは,コンパイラに改質を導入することなくループ展開のような攻撃的コンパイラ最適化を扱う。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速化 ,  *性能評価 ,  命令セット ,  *アノテーション ,  *最適化 ,  コンパイラ ,  ソフトウェア ,  *シミュレーション ,  編集
準シソーラス用語： コンパイラ最適化 ,  ソースコード ,  指令 ,  機能モデル ,  バイナリコード ,  性能モデル , 【Automatic Indexing@JST】

分類 (2件)： 計算機システム開発  (JD02010R) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (7件)： シミュレーション ,  性能評価 ,  ループ ,  最適化 ,  Ir ,  アノテーション ,  戦略