文献

J-GLOBAL ID：201702212889157110   整理番号：17A1036832

Henon写像カオス発生器のための固定小数点FPGAモデルに基づく設計と最適化【Powered by NICT】

Fixed-point FPGA model-based design and optimization for Henon map chaotic generator

著者 (1件)： Zhang Lei (Faculty of Engineering and Applied Science, University of Regina, Regina, Saskatchewan, S4S0A2 CA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： LASCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： カオスシステムは,ビデオ伝送,音声とテキストファイルのような安全な通信のために使用することができた。種々のカオス発電機は同期通信応用のための実時間FPGAに実装した。本論文では,FPGA上でのモデルベースカオス発生器設計を実行するために提示した詳細設計アプローチ。Henon写像はカオス系の研究におけるその意義を持ち,この論文で設計課題として使用されている。概念モデル設計をMATLAB Simulinkを用いて構築し,等価モデルをXilinxシステム発生器を用いたFPGA実装のために作成した。32ビット浮動小数点,32ビット固定点と16ビット固定小数点設計モデルは,設計性能,すなわち最大動作クロック周波数(性能)と資源利用を評価するために別々にFPGA上に実装した。16ビット固定小数点モデルは,更に,周波数を増加させるためのFPGA実装を最適化した。Xilinx Zedboardはハードウェア実装に使用されている。実装結果は,新しい設計法を,15.3MHzから105.29MHzまでの最大動作周波数を増加させ,一方FPGA資源使用量の削減約75%設計性能に及ぼす有望な改善を実現することを示した。FPGAハードウェア同時シミュレーション結果は最適化された16ビット固定点モデルをHenon写像カオス出力を生成し,二重精度でMATLABシミュレーション結果と比較できることを示した。最適化設計はパイプラインを添加することにより増加したハードウェア資源利用のコストで増加したデータスループットを達成することができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 周波数 ,  *モデル ,  ハードウェア ,  *Henon写像 ,  *最適化 ,  シミュレーション ,  安全性 ,  無秩序系 ,  最適設計 ,  *カオス ,  *FPGA
準シソーラス用語： ハードウェア実装 ,  FPGA実装 ,  *再生器 ,  MATLAB , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  演算方式  (JC02020Z)

タイトルに関連する用語 (6件)： Henon写像 ,  カオス発生器 ,  FPGA ,  モデル ,  設計 ,  最適化