{{ $t("message.ADVERTISEMENT") }}
{{ $t("message.AD_EXPIRE_DATE") }}2024年03月
文献
J-GLOBAL ID:201702213189562363   整理番号:17A1942796

MIMO-OFDM無線通信における信号分離のためのパイプライン型逆行列演算回路のアーキテクチャ検討

A Study of Pipelined Hardware Design of Matrix Inversion for Signal Separation in MIMO-OFDM Wireless Communication
著者 (4件):
資料名:
巻: 117  号: 274(DC2017 33-67)  ページ: 105-108  発行年: 2017年10月30日 
JST資料番号: S0532B  ISSN: 0913-5685  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
無線通信の高速化を目的としたMIMOのストリーム数やOFDMのサブキャリア数の増加に伴って,信号分離に要する計算量が増加している。代表的な信号分離手法であるMMSEやZF,SICは,MLDと比べて計算量が小さい一方で,逆行列演算の実装が処理時間やBERに与える影響が大きい。本稿では,シュトラッセンのアルゴリズムを基本とする浮動小数点数演算ベースのパイプライン型逆行列演算回路のアーキテクチャ検討をする。今回検討したアーキテクチャでは,パイプライン化に伴う回路リソースの増大に対して効率良くスループットが改善されることを,論理合成とシミュレーションにより示す。(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
論理回路 
引用文献 (6件):
  • G. M. de Matos and H. C. Neto: ′′Memory optimized architecture for efficient Gauss-Jordan matrix inversion′′, Proceedings of 2007 3rd Southern Conference on Programmable Logic (SPL), pp. 33-38 (2007).
  • J. Arias-Garc?a, C. H. Llanos, M. Ayala-Rinc?n and R. P. Jacobi: ′′A fast and low cost architecture developed in FPGAs for solving systems of linear equations′′, Proceedings of 2012 IEEE Third Latin American Symposium on Circuits and Systems (LASCAS), pp. 1-4 (2012).
  • S. Moussa, A. M. A. Razik, A. O. Dahmane and H. Haman: ′′FPGA implementation of floating-point complex matrix inversion based on Gauss-Jordan elimination′′, Proceedings of 2013 26th Annual IEEE Canadian Conference on Electrical and Computer Engineering (CCECE), pp. 1-4 (2013).
  • M. Eljammaly, Y. Hanafy, A. Waahdan and A. Bayoumi: ′′Hardware implementation of LU decomposition using dataflow architecture on FPGA′′, International Conference on Computer Science and Information Technology (ICCSIT), pp. 298-302 (2013).
  • J. Chen, J. Hu and J. Zhou: ′′Hardware and energy-efficient stochastic LU decomposition scheme for MIMO receivers′′, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 24, 4, pp. 1391-1401 (2016).
もっと見る

前のページに戻る