文献

J-GLOBAL ID：201702213763795453   整理番号：17A0496513

シリアライザ用ワイドレンジ低ジッタPLLの設計

Wide range-low jitter PLL design for serializer

著者 (5件)： RAVIA Jaydip K. (Vishwakarma Government Engineering Coll., Ahmedabad, IND) ,  SHAH Mihir V. (Vishwakarma Government Engineering Coll., Ahmedabad, IND) ,  GUPTA Harishanker (ISRO, Gujarat, IND) ,  MEHTA Sanjeev (ISRO, Gujarat, IND) ,  CHOWDHURY Arup Roy (ISRO, Gujarat, IND)
資料名： Microsystem Technologies  (Microsystem Technologies)
巻： 23  号： 3  ページ： 583-591  発行年： 2017年03月 
JST資料番号： W2056A  ISSN： 0946-7076  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本文では,16ビットパラレルデータをシリアルに変換するための16倍のクロック周波数を発生させるフェーズロックループ(PLL)の設計について報告した。設計ではジッタを最小限に抑えて高速安定性を向上させることを重視し,HSPICEにより,0.18μmCMOSプロセスでチャージポンプPLLアーキテクチャを設計,シミュレーションし,低消費電力で高い発振周波数を実現した。Current starved VCO(CSVCO)の出力周波数範囲は,14MHz~1.5GHzであり,99.2%の直線性を達成した。全PVTコーナーシミュレーションでは,ロックレンジは16MHz~1.04GHzであった。提案したPLL設計の平均消費電力は2.7mWであった。ピークツーピーク周期ジッタの最悪値は,800MHzのとき,13.4psであり,rmsジッタは2.6psであった。ワイドレンジ低消費電力低ジッタPLLの設計目標を達成した。

シソーラス用語： *位相同期ループ ,  周波数逓倍 ,  *ジッタ ,  *データ通信 ,  *復調器 ,  低域フィルタ ,  *VCO【発振器】 ,  *分周器 ,  励起 ,  CMOS ,  半導体プロセス ,  ダイナミックレンジ ,  線形性 ,  電圧変動 ,  温度変動 ,  シミュレーション ,  双安定回路 ,  Fourier変換 ,  高速度 ,  伝送速度 ,  データ変換 ,  *位相検波 ,  消費電力
準シソーラス用語： 位相周波数検出器 ,  ループフィルタ ,  チャージポンプ ,  CSVCO ,  プロセス変動 ,  離散Fourier変換 ,  低電力

分類 (2件)： データ通信  (ND11040A) ,  変復調回路  (NC05050F)

タイトルに関連する用語 (6件)： シリア ,  ライザ ,  レンジ ,  低ジッタ ,  PLL ,  設計