文献

J-GLOBAL ID：201702214089316755   整理番号：17A1556226

416mWの32Gbit/s300GHz CMOS受信機【Powered by NICT】

A 416-mW 32-Gbit/s 300-GHz CMOS receiver

著者 (10件)： Hara Shinsuke (National Institute of Information and Communications Technology, Koganei, Tokyo, 184-8795, Japan) ,  Katayama Kosuke (Hiroshima University, Higashi-Hiroshima, Hiroshima 739-8530, Japan) ,  Takano Kyoya (Hiroshima University, Higashi-Hiroshima, Hiroshima 739-8530, Japan) ,  Dong Ruibing (Hiroshima University, Higashi-Hiroshima, Hiroshima 739-8530, Japan) ,  Watanabe Issei (National Institute of Information and Communications Technology, Koganei, Tokyo, 184-8795, Japan) ,  Sekine Norihiko (National Institute of Information and Communications Technology, Koganei, Tokyo, 184-8795, Japan) ,  Kasamatsu Akifumi (National Institute of Information and Communications Technology, Koganei, Tokyo, 184-8795, Japan) ,  Yoshida Takeshi (Hiroshima University, Higashi-Hiroshima, Hiroshima 739-8530, Japan) ,  Amakawa Shuhei (Hiroshima University, Higashi-Hiroshima, Hiroshima 739-8530, Japan) ,  Fujishima Minoru (Hiroshima University, Higashi-Hiroshima, Hiroshima 739-8530, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： RFIT  ページ： 65-67  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： NMOS単位パワー利得周波数,f_max以上で動作するLNA少ない構造を有する300GHz CMOS受信機について報告した。低消費電力と高変換利得の両方はダウンコンバージョンミキサと組み合わせた高速トリプラ最後の乗算器を用いて達成された。変換利得と3dB帯域幅は 18dBと33GHzであった。受信機は,16QAMを用いた32Gbit/sの無線データ速度を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： NMOS構造 ,  周波数 ,  高速度 ,  *CMOS ,  乗算器 ,  *受信機 ,  帯域幅
準シソーラス用語： データレート ,  ワイヤレス ,  変換利得 ,  低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 周波数変換回路  (NC05030J) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (2件)： CMOS ,  受信機