文献

J-GLOBAL ID：201702215793064952   整理番号：17A1397514

性能カウンタを用いたエネルギー効率の良いメニーコアシステムのための高速化と並列化モデル【Powered by NICT】

Speedup and Parallelization Models for Energy-Efficient Many-Core Systems Using Performance Counters

著者 (5件)： Al-hayanni Mohammed A. N. ,  Shafik Rishad ,  Rafiev Ashur ,  Xia Fei ,  Yakovlev Alex
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： HPCS  ページ： 410-417  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Amdahlsのような伝統的な高速化モデルは,メニーコアシステム上での並列作業負荷の影響の研究を容易にする。しかし,これらのモデルは典型的にはソフトウェア特性に基づいて,理想的なハードウェア挙動を仮定した。そのようなものとして,エネルギーおよび/または性能駆動システム最適化のためのこれらのモデルの適用性は二つの因子によって制限される。,高速化はソフトウェアコードを装備なしで測定できず,第二に,専用ハードウェア上で動作する応用の並列因子は一般的に知られていない。本論文では,新しい方法を提案し,現代のメニーコアプラットフォームに見いだされる標準性能カウンタは時間測定への応用を装備なし高速化を導出するために使用できる。は高速化は単一コアシステムのサイクル当たり命令に平行なメニーコアシステムのためのサイクルあたり命令数の比として正確に推定できると仮定した。最初の命令とシステム命令を研究することにより,この方法は並列因子とエネルギーおよび/または性能のための最適システム構成を決定した。法を広範囲に4~61の範囲のコア数を有する三種類の異なるプラットフォーム上で実験により実証し,Linuxオペレーティングシステム上での並列ベンチマークアプリケーション(合成とPARSECベンチマークを含む)を行っている。法やそれらの広範囲な交差検証を用いた高速化と並列化推定は,これらの系における無視できる誤差(最大8%)を示した。さらに,エネルギー遅延積に基づいた処方を用いたメニーコアシステムのための並列化を意識したエネルギー効率の良いシステム構成を調べるために筆者らの手法の有効性を実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *高速化 ,  ベンチマーク ,  適応性 ,  ソフトウェア ,  *計数器 ,  Linux ,  ハードウェア ,  時間測定 ,  *エネルギー効率 ,  オペレーティングシステム
準シソーラス用語： システム構成 ,  指令 ,  専用ハードウェア ,  システム最適化 , 【Automatic Indexing@JST】

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (4件)： カウンタ ,  エネルギー効率 ,  並列化 ,  モデル