文献

J-GLOBAL ID：201702216783881426   整理番号：17A1774960

PCBにおける同時脱出経路選定のためのネットワークフローアプローチ【Powered by NICT】

A network flow approach for simultaneous escape routing in PCB

著者 (3件)： Ali Asad (National University of Science & Technology (NUST), Pakistan) ,  Zeeshan Muhammad (National University of Science & Technology (NUST), Pakistan) ,  Naveed Anjum (National University of Science & Technology (NUST), Pakistan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： HONET-ICT  ページ： 78-82  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二ICの内部からピン境界へ流出し同時になければならないとして同時拡張経路選定(SER)はプリント回路基板(PCB)配線における最も困難な問題の一つである。進化する集積回路(IC)製造技術は,SERはこれらICの複雑さを増加させる全体的な新しい水準にもより困難なものとしてきた。ICの複雑性のこの増加は,ICピンの数を増加させただけでなくPCBのSERを非常に熱狂作業パッケージのサイズを減少させた。SER問題は,文献で多くの研究によって対処されておらず,大部分,発見的アルゴリズムは100%経路能力を達成できないSER問題を解決するために提案されている。本研究では,最適化モデル化手法を用いたSER問題を解くためのネットワークフローアプローチを採用した。効率を確認するために様々なサイズ格子の試験のための整数線形計画法を用いた二つの最適アルゴリズムを提案した。解析と結果は,経路能力,時間消費,グリッドトポロジーからの独立性と成分ピン配置の観点から提案アルゴリズムの改善された効率を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 整数線形計画法 ,  生産技術 ,  プリント基板 ,  配線 ,  集積回路 ,  *経路選定 ,  アルゴリズム
準シソーラス用語： 最適アルゴリズム ,  最適化モデル ,  発見的アルゴリズム ,  複雑性 , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (3件)： PCB ,  脱出 ,  経路選定