文献

J-GLOBAL ID：201702217023920927   整理番号：17A0466911

無線3次元積層チップを用いたDeep Learningアクセラレータのシステムレベルシミュレーション

著者 (8件)： 大久保徹以 (慶応大 理工) ,  小島拓也 (慶応大 理工) ,  天野英晴 (慶応大 理工) ,  高田遼 (東大 大学院情報理工学系研究科) ,  石井潤 (東大 大学院情報理工学系研究科) ,  坂本龍一 (東大 大学院情報理工学系研究科) ,  近藤正章 (東大 大学院情報理工学系研究科) ,  中村宏 (東大 大学院情報理工学系研究科)
資料名： 情報処理学会全国大会講演論文集
巻： 79th  号： 1  ページ： 1.133-1.134  発行年： 2017年03月16日 
JST資料番号： S0731A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： 積層構造 ,  半導体チップ ,  *機械学習 ,  データ処理システム ,  *高速計算 ,  *システムシミュレーション ,  *計算機アーキテクチャ ,  ニューラルネットワーク ,  システム評価 ,  SIMD ,  ハードウェア記述言語 ,  通信 ,  演算プロセッサ ,  アクセラレータ ,  メニーコアアーキテクチャ ,  Verilog ,  深層学習
準シソーラス用語： 無線3次元積層チップ ,  ディープラーニング ,  チップ間通信

分類 (1件)： ディジタル計算機方式一般  (JC02010O)

引用文献 (3件)：

• Tadahiro Kuroda. ThruChip interface (TCI) for 3D networks on chip. In 2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip, pages 238-241. IEEE, oct 2011.
• Noriyuki Miura, Yusuke Koizumi, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, and Hiroshi Nakamura. A scalable 3D heterogeneous multi-core with an inductive ThruChip interface. IEEE Micro, 33(6):6-15, 2013.
• A study on building-block computing systems using inductive coupling interconnect. http://www.am.ics.keio.ac.jp/kaken\_s/.

タイトルに関連する用語 (3件)： 無線 ,  3次元 ,  アクセラレータ