文献

J-GLOBAL ID：201702217039786151   整理番号：17A1919922

TCFを意識したプロセッサアーキテクチャにおける並列メモリアクセスの支援【Powered by NICT】

Supporting concurrent memory access in TCF-aware processor architectures

著者 (4件)： Forsell Martti (Computing Platforms, VTT) ,  Roivainen Jussi (Computing Platforms, VTT) ,  Leppanen Ville (Information Technology, University of Turku) ,  Traff Jesper Larsson (Faculty of Informatics, Vienna University of Technology)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NORCAS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 厚制御フロー(TCF)モデルは,並列プログラミングを単純化し,関連するソフトウェアとハードウェア資源の冗長使用を除去するために自己相似計算一緒に充填していた。モデルのために書かれた天然実行ofprogramsを支援するプロセッサアーキテクチャであるが,それらのどれも対数因子による多くのアルゴリズムの実行を高速化できることを同時メモリアクセスを支持しない。本論文では,TCFを意識したプロセッサのための並列メモリアクセスを実現する建築的な解決策を提案した。溶液はTCFを意識したプロセッサの有界サイズ段階キャッシュと2相構造に基づいている。ステップキャッシュであるTCF実行の定義により依存しないことを実行の進行中段階期間中に行われた参照を捕獲し,保持し,従ってコヒーレンス問題を回避した。2相構造は,フロントエンドとそれに続く拡散ネットワークにおけるブロードキャストにいくつかの並行アクセスを減少させた。評価によれば,並列メモリアクセスを意識したBバックエンドユニットTCFプロセッサは,ベースラインTCFプロセッサよりもBまで倍速く特定アルゴリズムを実行する。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速化 ,  キャッシュメモリ ,  *演算プロセッサ ,  ソフトウェア ,  モデル ,  アルゴリズム ,  簡素化 ,  ネットワーク ,  コヒーレンス ,  ブロードキャスト
準シソーラス用語： *メモリアクセス ,  並列プログラミング ,  制御フロー ,  *情報へのアクセス ,  *プロセッサアーキテクチャ , 【Automatic Indexing@JST】

分類 (4件)： 専用演算制御装置  (JC04030Y) ,  ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R) ,  CAI  (JE09000G)

タイトルに関連する用語 (6件)： TCF ,  意識 ,  プロセッサアーキテクチャ ,  並列メモリ ,  アクセス ,  支援