文献

J-GLOBAL ID：201702217826116429   整理番号：17A0857000

チョウアーキテクチャのための迅速で簡単な経路選定アルゴリズム【Powered by NICT】

A fast and simple routing algorithm for butterfly architecture

著者 (5件)： Arjun R C (Muthoot Institute of Technology and Science, Puthenkruz, India) ,  Mohan Megha (Muthoot Institute of Technology and Science, Puthenkruz, India) ,  Jossy Anchu (Muthoot Institute of Technology and Science, Puthenkruz, India) ,  George Akshai (Muthoot Institute of Technology and Science, Puthenkruz, India) ,  Sanju V (Muthoot Institute of Technology and Science, Puthenkruz, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICACA  ページ： 140-143  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,NOCアーキテクチャのためのシミュレータの開発中に遭遇した挑戦を提示した。Butteryアーキテクチャのシミュレーションに焦点を当てた。サイズが増加すると初期のバスアーキテクチャでは,異なるノード間の通信は困難な作業となった。バスはモジュールであった。ロット線を含んでいる。その数が増加している。いくつかのモジュールは,この系を,電子情報を伝達すると使用に他の誰かのバスに放出した。SoCのバスに基づくアーキテクチャはタイミング問題等により,多くの用途を解決できなかった。これは,NoCの新しいパラダイムを導入した理由である。基本的にこのアイデアは,このより少ない関節を平均,ネットワーキング,すなわちルーティング短線から借用通信の非常に洗練された種に変換することである,は,間にルータを置いている。VLSIの将来は,NoCに基づくアーキテクチャに基づいている。性能シミュレーションを測定するためには避けられない。は,バターアーキテクチャのためのシミュレータの開発時に直面する課題に本論文を提示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 超LSI ,  *経路選定 ,  *計算機アーキテクチャ ,  通信 ,  シミュレータ ,  性能シミュレーション
準シソーラス用語： ネットワーキング ,  ネットワークオンチップ ,  システムオンチップ ,  *経路選択アルゴリズム , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： チョウ ,  アーキテクチャ ,  経路選定アルゴリズム