抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,実装設計の結果の品質に悪影響を及ぼすことが多いFPGA CAD流の異なる段階間の食い違いを検討した。特に,一連の分類と回帰法から成る,FPGA上での最適化された実装を得るために使用する回路の特性と最良のCADアルゴリズム(とパラメータ)間の関係をモデル化するために提案した機械学習フレームワーク。フレームワークの有効性を異なる回路のための最良配置流を推奨する配置段階にこのフレームワークを適用して実証した。そのうえ,フレームワークは,配置と配線を行うコストを実際にない様々な品質指標を予測した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】