文献
J-GLOBAL ID:201702218007566519   整理番号:17A1635414

スマートNoC(ネットワークオンチップ)上でのタスクマッピング:競合の問題,距離ない【Powered by NICT】

Task mapping on SMART NoC: Contention matters, not the distance
著者 (5件):
資料名:
巻: 2017  号: DAC  ページ: 1-6  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
オンチップ通信はNoCベースMPSoCのためのシステム性能のボトルネックである。,最近提案されたNoCアーキテクチャ,SMARTは単一サイクルマルチホップ通信が可能である。SMART NoCでは,unconflictedメッセージが高速バイパスを通過でき,通信効率が著しく改善されるが,矛盾したメッセージは,余分な遅延を持つ保証された配達のための緩衝されなければならない。SMART NoCの性能は大幅に劣化する可能性がある通信競合が増加すると増加する。本論文では,コンフリクトを最小化できるので,バイパス利用を最大化することにより,通信競合を考慮した,プロセッサ間距離よりもむしろ,SMART NoCのためのこの問題に対処するためのタスクマッピング技法を提案した。を最初に理論的に最適解を見出すためのILP定式化による全問題をモデル化し,さらに提案した競合を意識したタスクマッピングとメッセージ優先度割当てのための多項式時間アルゴリズム。通信タスクは,衝突のない通信経路が確立できる限りSMART NoCにおける遠隔プロセッサに写像できるとバイパスを可能にすることができた。実ベンチマークの評価結果は,最新技術と比較して通信効率と応用性能の44.1%と32.8%の改善を示した。提案した発見的アルゴリズムはILPモデルと比較して1.9%の性能差を導入しただけで,大規模NoCにスケーラブルである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る