文献

J-GLOBAL ID：201702218556170309   整理番号：17A1067794

平面型トランジスタの微細化限界を克服する低コスト積層型ロジックLSI回路の提案

著者 (1件)： 渡辺重佳 (湘南工科大 工)
資料名： 機能材料  (Function & Materials)
巻： 37  号： 9  ページ： 33-41  発行年： 2017年09月05日 
JST資料番号： Y0021A  ISSN： 0286-4835  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 3D-NANDフラッシュメモリの製造技術を用いた低コスト積層型ロジックLSI回路を新たに提案した。縦型のFe-FET(強誘電体トランジスタ)を縦方向に直列に接続することにより,ロジックLSIに必要不可欠な組み合わせ回路やフリップフロップを従来の平面型と比較して1~10%の低コストで実現出来る可能性がある。今回提案した方式は平面型トランジスタの微細化限界を克服する有力な候補である。(著者抄録)

シソーラス用語： *フラッシュメモリ ,  *NAND回路 ,  *積層構造 ,  *LSI【IC】 ,  組合せ回路 ,  生産技術 ,  *縦型 ,  *FET【トランジスタ】 ,  *強誘電体 ,  *直列接続 ,  双安定回路 ,  排他的OR回路 ,  原価低減 ,  回路図 ,  誘電体薄膜 ,  ルックアップテーブル
準シソーラス用語： *3D-NANDフラッシュメモリ ,  FeFET

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (6件)： トランジスタ ,  微細化 ,  限界 ,  ロジック ,  LSI回路 ,  提案