抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
集積回路は,悪意のある回路で修飾したハードウェアトロイの木馬のようなことができる。これら回路の使用,機密情報を漏らさ,またはシステムのセキュリティ柵を無力化し,チップの全破壊にさえのいずれかであった。本研究では,いくつかのシフトレジスタと論理ゲートのセットを鍵ジェネレータを用いて実行した。悪意ハードウェアトロイ回路を組合せ回路に添加し,生成した情報を漏洩することであった。悪意のある回路の引き金を引く,フリップフロップと組み合わせが必要であるいくつかの論理ゲートをた。これらの付加的ゲート,シフトレジスタ間の含まれる,ある信号により誘発されること,及び,各クロックサイクルで漏れにいない。トリガー効果を利用して,悪意のある回路は鍵ジェネレータを遅延されていない。標記システムを実装することにより,多くの状況下でのステルスにハードウェアトロイの能力を証明した。効果として得られることをほとんど空間を,論理ゲートの低要求から,紹介した。追加時間の非常に低いコストを算定し,漏れを行うために真に必要である実装により証明した。これら二つの利点を統合し,結果である修正回路,検出され,数応用方法のであることは困難であった。特に,本研究でハードウェアトロイを実装し,添加したストリーム暗号ハードウェア統合である。実装結果により,空間負荷は約2%であり,一方時間的負担は約3%であることが分かった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
