文献
J-GLOBAL ID:201702219500798629   整理番号:17A1569616

面積効率のよい,0.022-mm2,超低電力実時間クロック応用のための完全集積化無抵抗器弛張発振器【Powered by NICT】

An area-efficient, 0.022-mm2, fully integrated resistor-less relaxation oscillator for ultra-low power real-time clock applications
著者 (5件):
資料名:
巻: 2017  号: ISCAS  ページ: 1-4  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,超低電力実時間クロック(RTC)応用のための完全に統合された面積効率の良い抵抗を使用しない弛張発振器(ROSC)を提案した。提案ROSCは従来のROSCに基づき,面積効率の良い回路構成であることを修飾し,抵抗器を使用しないことである。提案ROSCはバイアス電流源から構成され,絶対温度(PTAT)電圧源,電流モードROSC,分路調整器,出力論理回路に比例した。PTAT電圧源と開閉調節因子はROSCの温度特性を補償するために使用した。65nm CMOSプロセスで提案したROSCを実施することにより,面積は0.022mm2であった。シミュレーション結果は,提案したROSCは32.5kHzクロック周波数を生成し,271nWの超低電力消費を達成することを示した。振動周波数の温度及び電圧依存性は 138ppm/°Cと13.9ppm/mVであった。モンテカルロ統計的シミュレーションは,平均,標準偏差,変動係数は,32.3kHz,0.6kHz,および1.9%であったことを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  その他の電子回路 

前のページに戻る