文献

J-GLOBAL ID：201702219708191079   整理番号：17A0856627

応答曲面空間マッピング技術によるICストリップ線路性能の最適化【Powered by NICT】

Optimization of IC-Stripline Performance by Response Surface Space-Mapping Technique

著者 (3件)： Mandic Tvrtko (Faculty of Electrical Engineering and Computing, University of Zagreb, Zagreb, Croatia) ,  Gillon Renaud (ON Semiconductor, Oudenaarde, Belgium) ,  Baric Adrijan (Faculty of Electrical Engineering and Computing, University of Zagreb, Zagreb, Croatia)
資料名： IEEE Transactions on Electromagnetic Compatibility  (IEEE Transactions on Electromagnetic Compatibility)
巻： 59  号： 4  ページ： 1232-1238  発行年： 2017年 
JST資料番号： H0383A  ISSN： 0018-9375  CODEN： IEMCAE  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ICストリップ線路の閉じたバージョンの設計最適化を示した。ICストリップ線路の幾何学的パラメータは,電圧定在波比(VS WR)を改善するために最適化した。三次元電磁(3 D EM)シミュレーションにより時間のかかる直接最適化を応答曲面空間写像技術の実施により回避した。実装技術を連続的に3次元EMシミュレーションの新しい反復から得られた結果に基づいて応答曲面モデルを構築した。3DEMシミュレーション結果に基づいて等価回路モデルのパラメータを抽出した。抽出されたパラメータ値は動径基底関数によってモデル化した応答曲面を形成する。最適設計点の探索は設計空間探索(Voronoi分割アルゴリズム)と問題点開発(応答曲面モデルの勾配法最適化)によって行った。提示した技法は,少数の反復で行った効率的な最適化が得られた。ICストリップ線路を示した最適化の結果に基づいて製作し,4.4GHzまでの周波数範囲で1.25以下のVSWRが得られた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 最適設計 ,  シミュレーション ,  傾斜法 ,  アルゴリズム ,  *ストリップ線路 ,  動径基底関数 ,  VSWR ,  *最適化 ,  モデリング ,  三次元
準シソーラス用語： Voronoi分割 ,  設計空間探索 ,  応答曲面モデル ,  設計最適化 ,  *空間マッピング , 【Automatic Indexing@JST】

分類 (2件)： 伝送線  (NC04030C) ,  雑音一般  (ND04010J)

タイトルに関連する用語 (6件)： 応答 ,  曲面 ,  空間マッピング ,  IC ,  ストリップ線路 ,  最適化