文献

J-GLOBAL ID：201702219843342730   整理番号：17A1570865

メモリスタクロスバーを用いた神経形態学的応用のための近似ベクトル行列乗算の実現【Powered by NICT】

Approximate vector matrix multiplication implementations for neuromorphic applications using memristive crossbars

著者 (2件)： Woods Walt (Department of Electrical and Computer Engineering, Portland State University, Portland, OR, USA) ,  Teuscher Christof (Department of Electrical and Computer Engineering, Portland State University, Portland, OR, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NANOARCH  ページ： 103-108  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 局所競合アルゴリズムのような教師なし技術として,最新の神経形態学的深層学習技術はベクトル行列乗算(VMM)に依存している。生物学的回路を設計する場合,VMMは隣接ニューロン間のシナプス重みを表現した。ハードウエアでは,VMMの効率的実装はASICのための望ましいことをこの方法を用いたアルゴリズムを実行する。メモリスタのような,次世代ナノデバイスは電力効率の良いだけでなく,これらの量の超高速計算の可能性を提供する。本研究では,VMMを実行するメモリスタクロスバーを用いた種々の構造を特性化し,同様にVMM文脈におけるスパイキングの利点があることを示すに着手した。許容VMM出力誤差はMNISTとCIFAR10分類タスクに関連して示し,相対精度ではわずか10%の損失をもつ入力当たり±0.001まで許容された。提案されたアーキテクチャ内の固有雑音とぬけ道のために,スパイキングアプローチであるスパース入力を持つ低スループット応用のための実行可能なのみ;が,活性入力の1%で,他の選択肢より99.9%少ない電力を消費した。増幅器雑音が低い場合には,終端抵抗ベース電圧差動アーキテクチャは,仮想接地法よりも75%少ない電力を消費することが分かった。高雑音により,伝統的な仮想接地アーキテクチャは雑音しきい値を越えた軸信号をできることが示された。深層学習ハードウエアのためのVMMの将来の実装を知らせるべきであり,次世代,ナノデバイスベース機械学習ASICの要件への洞察を提供した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ベクトル ,  電力 ,  ニューロン ,  機械学習 ,  計算機アーキテクチャ ,  アルゴリズム ,  雑音 ,  ハードウェア ,  接地 ,  ASIC
準シソーラス用語： ナノデバイス ,  *メモリスタ ,  深層学習 ,  *行列積 ,  *神経形態学 , 【Automatic Indexing@JST】

分類 (4件)： ニューロコンピュータ  (JC06010Q) ,  人工知能  (JE08000Z) ,  ディジタル計算機ハードウェア一般  (JC04010C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 神経形態学 ,  応用 ,  近似 ,  ベクトル ,  行列乗算