文献

J-GLOBAL ID：201702220092789339   整理番号：17A0443350

NoCマッピングのための計算のモデル:タイミングと省エネルギー認識【Powered by NICT】

Models of computation for NoC mapping: Timing and energy saving awareness

著者 (3件)： Marcon Cesar (Computer Science Department, Pontificia Universidade Catolica do Rio Grande do Sul, PUCRS, Brazil) ,  Webber Thais (Computer Science Department, Universidade de Santa Cruz do Sul, UNISC, Brazil) ,  Susin Altamiro Amadeu (Computer Science Department, Universidade Federal do Rio Grande do Sul, UFRGS, Brazil)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 60  ページ： 129-143  発行年： 2017年 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： システムオンチップ(SoC)として実装した複雑なアプリケーションを,広大なシステムレベルのモデリングを必要とする。その実装は多数コアのネットワークオンチップ(NoC)のような先進相互接続方式を含んでいる。この種のアプリケーションでは,通常エネルギー効率と実行時間最小化,ターゲットアーキテクチャへのコア/タスク配置のための高レベル探査を意味するが必要である。計算(MoC)のモデルは,高レベル探査を満たすことを目的とした応用のいくつかの特性を捕捉した。正規NoCへ応用の静的および動的マッピングに用いMoCsを分析し,計算と通信の観点に基づいた分類を提供した。また,これらMoCsの利点と欠点,応用側面を捕捉の複雑さだけでなく,マッピング品質などを検討した。最後に,本研究では,マッピングに適用して,更なる五MoCsを実装し,様々なNoCサイズ上で動作する合成と埋込応用から成るベンチマークを適用し比較した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： モデリング ,  品質 ,  *省エネルギー ,  相互接続 ,  ベンチマーク ,  エネルギー効率 ,  性能分析 ,  応用プログラム
準シソーラス用語： エネルギー最小化 ,  実行時間 ,  システムオンチップ ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

著者キーワード (5件)： アプリケーションモデル化 ,  マッピング ,  ネットワークオンチップ(NoC) ,  エネルギー最小化 ,  性能解析

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： NoC ,  マッピング ,  計算 ,  モデル ,  省エネルギー