文献

J-GLOBAL ID：201702220670206293   整理番号：17A1399027

0.18μm CMOSにおけるオンチップキャパシタ乗算器を用いたデュアルモード1.8V出力DC-DCバックコンバータ【Powered by NICT】

A dual-mode 1.8 V-output DC-DC buck converter with on-chip capacitor multiplier in 0.18 um CMOS

著者 (6件)： Nguyen Van-Ha (Department of Nanoscience and Engineering, Inje University, Gimhae 50834, Republic of Korea) ,  Yongsea Mo (Department of Nanoscience and Engineering, Inje University, Gimhae 50834, Republic of Korea) ,  Wonju Song (Department of Nanoscience and Engineering, Inje University, Gimhae 50834, Republic of Korea) ,  Sunghyun Ji (Department of Nanoscience and Engineering, Inje University, Gimhae 50834, Republic of Korea) ,  Won-Young Jung (PRIME Center, Inje University, Gimhae 50834, Republic of Korea) ,  Hanjung Song (Department of Nanoscience and Engineering, Center for Nano Manufacturing, Inje University, Gimhae 50834, Republic of Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICSSE  ページ： 753-756  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 携帯応用のためのオンチップ乗算器キャパシタベース補償方式を用いたデュアルモードDC-DCバックコンバータを提案した。提案した変換器は1MHzの高クロック周波数で動作する電力段とモノリシックCCM/CDMコントローラから構成されている。を利用して広範囲の負荷条件を超える電力変換効率を改善するための二重変調技術。チップ面積を低減制御するために,外部キャパシタをオンチップ乗算器キャパシタベース補償方式で置き換えた。これに加えて,一つのチップ上に集積化した過電圧保護(OVP)で電圧締出し(UVLO)および熱停止(TSD)ブロックのような保護ブロック。提案バックコンバータは,0.18μm CMOSプロセスを用いて設計し,実装した。作製した回路の測定結果は94.8%のピーク効率, 13.29mVリプルのリプル電圧2.7~3.3Vの範囲の供給電圧1.8V出力電圧を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電圧 ,  リプル電圧 ,  電力 ,  *CMOS ,  *コンデンサ ,  制御装置 ,  *乗算器 ,  変換器
準シソーラス用語： 出力電圧 ,  供給電圧 ,  チップ面積 ,  クロック周波数 ,  *オンチップ ,  *バックコンバータ ,  *デュアルモード , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： CMOS ,  乗算器 ,  デュアル ,  モード1 ,  DC ,  バックコンバータ