文献

J-GLOBAL ID：201702221279953010   整理番号：17A1967757

P/N柱を有する超低特定オン抵抗二重ゲートトレンチSOI LDMOS【Powered by NICT】

An ultra-low specific on-resistance double-gate trench SOI LDMOS with P/N pillars

著者 (12件)： Yang Dong (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Hu Shengdong (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Hu Shengdong (State Key Laboratory of Vehicle NVH and Safety Technology, China Automotive Engineering Research Institute Co., Ltd., Chongqing 401122, China) ,  Lei Jianmei (State Key Laboratory of Vehicle NVH and Safety Technology, China Automotive Engineering Research Institute Co., Ltd., Chongqing 401122, China) ,  Huang Ye (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Yuan Qi (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Jiang Yuyu (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Guo Jingwei (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Cheng Kun (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Lin Zhi (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Zhou Xichuan (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China) ,  Tang Fang (Key Laboratory of Dependable Service Computing in Cyber Physical Society, Ministry of Education, and Chongqing Engineering Laboratory of High Performance Integrated Circuits, College of Communication Engineering, Chongqing University, Chongqing 400044, China)
資料名： Superlattices and Microstructures  (Superlattices and Microstructures)
巻： 112  ページ： 269-278  発行年： 2017年 
JST資料番号： D0600B  ISSN： 0749-6036  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： シリコン・オン・インシュレータ技術に基づくP/Nピラーおよび二重トレンチゲート(P/N DTG T LDMOS)をもつ新しい超低固有オン抵抗(R)トレンチ横方向二重拡散MOSFETを提案した。新構造は二重トレンチゲートと高濃度ドーピングP/Nピラーを特徴としている。P/NピラーはPウエルでドリフト領域に挿入した。Pピラーはドリフト領域に支援空乏効果を引き起こす。Nピラーは電場を調節することにより絶縁破壊電圧(BV)を改善するが,ドリフト領域のドーピング濃度を増加させることによりRを大幅に減らすことができる。さらに,二重トレンチゲートは二重伝導チャネルを形成し,高濃度ドーピングN柱がキャリアのためのより抵抗の低い領域,Rを減少させることができるを提供する。,従来のトレンチLDMOSと比較して,0.58mΩcm~2のR低く,62.9MW/cm~2の性能指数(FOM,FOM=BV~/)指数はP/N DTG T LDMOS,それぞれ74.8%および308.4%改善されるが得られた高かった。一方,両構造のBVは190Vの同じレベルに維持されているCopyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 性能指数 ,  電場 ,  *ドリフト ,  チャネル ,  SOI構造
準シソーラス用語： 絶縁破壊電圧 ,  高濃度 ,  トレンチゲート ,  *LDMOS ,  *トレンチ ,  *二重ゲート ,  *固有オン抵抗 , 【Automatic Indexing@JST】

著者キーワード (5件)： LDMOS ,  トレンチ ,  ピラー ,  ブレークダウン電圧(BV) ,  特定オン抵抗

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： 特定オン抵抗 ,  二重ゲート ,  トレンチ ,  SOI ,  LDMOS