文献

J-GLOBAL ID：201702221293247597   整理番号：17A1721661

アナログセンサで検出される直接推論のためのクロックコンパレータに基づく低エネルギー機械学習分類器【Powered by NICT】

A Low-Energy Machine-Learning Classifier Based on Clocked Comparators for Direct Inference on Analog Sensors

著者 (2件)： Wang Zhuo (Department of Electrical Engineering, Princeton University, Princeton, NJ, USA) ,  Verma Naveen (Department of Electrical Engineering, Princeton University, Princeton, NJ, USA)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 64  号： 11  ページ： 2954-2965  発行年： 2017年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CV~2エネルギーのみを消費するクロックコンパレータは,アナログセンサ信号から分類決定を導出し直接を示し,それによって計装増幅器,ADC,ディジタルMACを置換,典型的に要求される。分類器を訓練するための機械学習アルゴリズムを提示し,これを克服するアナログ回路の回路非理想性だけでなく,厳しいエネルギー/面積スケーリングを可能にする。,システムの雑音モデルを示し,検証し,与えられた応用における分類誤り確率を予測し最適化するための手段を提供した。雑音モデルは優れた雑音効率は線形低雑音増幅器に基づくシステムと比較して,コンパレータベースシステムによって達成されることを示した。130nm CMOSによるプロトタイプを手書き数値数字の画像認識を行い,入力として生アナログピクセルをした。チップ上のピン制限のため,28×28=784画素の画像はサイズとダウンサンプル47ピクセル特徴を与え,理想的な十方法分類システム(MATLAB模擬)に対して90%の精度を得た。プロトタイプコンパレータベースシステムは二当たり1.3M画像までの速度で十方向分類当たり543pJの全エネルギーと同等の性能を達成し,ADC/digital MACシステムより33倍低いエネルギーを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： アナログ回路 ,  画像認識 ,  最適化 ,  プロトタイプ ,  *機械学習 ,  画素 ,  雑音 ,  数字 ,  線形性 ,  画像 ,  低雑音増幅器 ,  学習アルゴリズム
準シソーラス用語： MATLAB ,  雑音モデル ,  計装用増幅器 , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (7件)： アナログ ,  推論 ,  クロック ,  コンパレータ ,  低エネルギー ,  機械学習 ,  分類器