文献

J-GLOBAL ID：201702222466460769   整理番号：17A1636573

500MHz帯域幅のための9.6GHzの2次時間インタリーブデルタ-シグマ変調を用いたFPGAに基づいた全ディジタル送信機【Powered by NICT】

An FPGA-based all-digital transmitter with 9.6-GHz 2nd order time-interleaved delta-sigma modulation for 500-MHz bandwidth

著者 (4件)： Tanio Masaaki (NEC Corporation, Kawasaki, Kanagawa, 211-8666, Japan) ,  Hori Shinichi (NEC Corporation, Kawasaki, Kanagawa, 211-8666, Japan) ,  Tawa Noriaki (NEC Corporation, Kawasaki, Kanagawa, 211-8666, Japan) ,  Kunihiro Kazuaki (NEC Corporation, Kawasaki, Kanagawa, 211-8666, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IMS  ページ： 149-152  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 9.6GHz二次時間インタリーブΔΣ変調(TI DSM)を有するFPGAベース全ディジタル送信機を提案した。TI DSMの動作周波数を向上させるために,ビット分離アーキテクチャを提案した。提案したアーキテクチャは,500MHz帯域幅をもつ1ビットディジタル送信機を実現した。これは最新のFPGAを用いた全ディジタル送信機の中で最も広い帯域幅変調である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *送信機 ,  *帯域幅 ,  *FPGA ,  ΔΣ変調 ,  *ディジタル方式 ,  計算機アーキテクチャ
準シソーラス用語： 動作周波数 ,  *時間インターリーブ , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  汎用演算制御装置  (JC04020N) ,  無線通信一般  (ND08010L)

タイトルに関連する用語 (6件)： 帯域幅 ,  インタリーブ ,  デルタ-シグマ変調 ,  FPGA ,  ディジタル ,  送信機