文献

J-GLOBAL ID：201702222876712372   整理番号：17A1635545

マルチスレッドソフトウェアの高レベル合成における保存メモリアーキテクチャの自動生成【Powered by NICT】

Automated generation of banked memory architectures in the high-level synthesis of multi-threaded software

著者 (2件)： Chen Yu Ting (Department of Electrical and Computer Engineering, University of Toronto, Toronto, Ontario) ,  Anderson Jason H. (Department of Electrical and Computer Engineering, University of Toronto, Toronto, Ontario)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： FPL  ページ： 1-8  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： いくつかの現代の高レベル合成(HLS)ツール[1]は,マルチスレッドソフトウェアの合成を可能にする並列ハードウエアへの,ハードウェアユニットを運転する同時にとして実現した並列ソフトウエア糸である。並列実装(ハードウェアまたはソフトウェアであるかどうか)における一般的な性能ボトルネックはメモリ帯域幅記憶性能を損なうが競合するアクセス同時並列スレッド要求がある。FPGAは,高い内部メモリ帯域幅を提供する独立してアクセス可能なメモリの量を含んでいた。並列ソフトウェアを合成するハードウェアへの文脈におけるそのような帯域幅を活用するための方法について述べた。著者らのアプローチはプログラムのアレイはサブアレイ,ターゲットFPGA内の分離したオンチップRAMブロックに実装されるに分配され自動的にすべきであるかを決定するためにトレースベースのプロファイリングを適用した。分配は微量抽出のための単一HLS実施と論理シミュレーションを必要とする方法で達成された。最終結果は,各スレッド,ハードウェアで実行した時には,可能な範囲内でそれ自身のメモリへの排他的アクセスを持つ,有意に競合とアービトレーションを減少させ,このように性能を高めることである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *記憶構造 ,  ハードウェア ,  主メモリ ,  *記憶装置 ,  帯域幅 ,  論理シミュレーション ,  FPGA ,  *スレッド ,  *ソフトウェア
準シソーラス用語： プロファイリング ,  オンチップ ,  サブアレイ ,  並列実装 ,  *自動生成 , 【Automatic Indexing@JST】

分類 (2件)： 計算機システム開発  (JD02010R) ,  言語プロセッサ  (JD03040F)

タイトルに関連する用語 (4件)： 高レベル ,  保存 ,  メモリアーキテクチャ ,  自動生成