抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ハードウェア先読みは同じのためのプロセッサ要求前データをフェッチによるブースティングシステム性能を支援する現代のプロセッサの必須成分である。ハードウェアプリフェッチ技術は多種多様なアクセスパターンを利用するために提案されている。しかし,過去10年間で進化し,大量のメモリフットプリントを持つことを本質的に高度に不規則であることを応用した。時間プリフェッチ技術はこれらの不規則な応用の将来のアドレスを予測するのに有効である。時間プリフェッチに対する以前の研究は時間的パターンを貯蔵する大規模データ構造を使用し,将来のメモリアクセスがこれらのパターンを用いて予測した。しかし,は,既に与えられているキャッシュラインアドレスのための訓練されたパターンである場合にのみこれらの技術は,将来のアクセスを予測した。この問題に対処するために,著者らは領域相関時間先読み器(RCTP)を提案した。著者らの技術は,メモリ領域の時間的パターンを相関し,そのパターンがまだ存在する領域のための将来のアクセスを予測した。RCTPは,最初のアクセスである伝統的な時間prefetchersと異なり起こりキャッシュラインアドレスを予測するのに役立つ。SPEC CPU-2006,CRONO,PBBSベンチマークスイートにRCTPを評価した。RCTPは26%ISBと名付けた最新時間先読み性能的に優れており,最近のデルタの先読みはVLDPと呼ばれる6%であった。この改善は,ISB上の1kbのハードウェアオーバヘッドであるが,RCTPはオフチップ貯蔵を必要とし,他の一時的prefetchers異なりしなかった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
