文献

J-GLOBAL ID：201702223682180607   整理番号：17A0934935

完全平衡差動差分増幅器とAB級出力段を持つ低雑音プログラマブル利得増幅器【Powered by NICT】

A low-noise programmable gain amplifier with fully balanced differential difference amplifier and class-AB output stage

著者 (4件)： Wang Jingyu (School of Microelectronics, Xidian University, 2 Taibai Road, Xi’an 710071, PR China) ,  Zhu Zhangming (School of Microelectronics, Xidian University, 2 Taibai Road, Xi’an 710071, PR China) ,  Liu Shubin (School of Microelectronics, Xidian University, 2 Taibai Road, Xi’an 710071, PR China) ,  Ding Ruixue (School of Microelectronics, Xidian University, 2 Taibai Road, Xi’an 710071, PR China)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 64  ページ： 86-91  発行年： 2017年 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： プログラマブル利得増幅器(PGA)を示し,高ダイナミックレンジと低雑音増幅入力信号を目標にした。提案したPGAは主増幅器として完全平衡差動差分増幅器(FBDDA)を採用した。非常に低い静止電力消費で高い電流駆動能力を達成するために出力段のAB級実装が有利である。ディジタル信号で制御抵抗フィードバックループを組み合わせて,提案したPGAは1dBの利得ステップで0から15dBまでdB-線形利得範囲を達成した。以前の研究と比較して,理論解析と測定結果から,提案した構造は,より低い雑音を持つことを証明した。回路を,SMIC社の0.18μm,3.3V,0.25dB以下の利得誤差, 83dBより良好な第三高調波歪(HD3)と1.6nv/Hzの熱雑音を示し設計し製作した。測定結果は,ここで記述したPGAは15dBの最大利得で387.5MHzの 3dB帯域幅を持つことを示した。PGAは0.1mm~2のチップ面積を占めている。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 線形性 ,  高調波歪 ,  *増幅器 ,  熱雑音 ,  *雑音 ,  帯域幅 ,  *利得 ,  電力消費
準シソーラス用語： チップ面積 ,  利得誤差 ,  理論解析 ,  フィードバックループ ,  入力信号 ,  *低雑音 ,  *AB級 , 【Automatic Indexing@JST】

著者キーワード (4件)： プログラマブル利得増幅器(PGA) ,  ABクラス ,  完全平衡差動差分増幅器(FBDDA) ,  CMOS

分類 (2件)： 増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 平衡 ,  差動 ,  差分 ,  増幅器 ,  AB級 ,  低雑音 ,  利得