文献

J-GLOBAL ID：201702223712478201   整理番号：17A1570066

雑音余裕度とエネルギー効率のための0.2V,2.3pJ/Cycle28dB出力SNRハイブリッドMarkovランダム場確率に基づく回路【Powered by NICT】

A 0.2V 2.3pJ/Cycle 28dB output SNR hybrid Markov random field probabilistic-based circuit for noise immunity and energy efficiency

著者 (5件)： Jin Xuwei (School of electronic information and electrical engineering, Shanghai Jiao Tong University, Shanghai, China) ,  Jin Wei (School of electronic information and electrical engineering, Shanghai Jiao Tong University, Shanghai, China) ,  Zhang Hao (School of electronic information and electrical engineering, Shanghai Jiao Tong University, Shanghai, China) ,  Jiang Jianfei (School of electronic information and electrical engineering, Shanghai Jiao Tong University, Shanghai, China) ,  He Weifeng (School of electronic information and electrical engineering, Shanghai Jiao Tong University, Shanghai, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,低電圧雑音免疫とハイブリッドMarkov確率場確率的回路設計技術のための単純化したセル構造の二種類のハードウェアオーバヘッドを低減し,雑音耐性を改善するために提案した。提案した技術を実証するために,8ビット桁上げ先見加算器(CLA)を有する四種類のテストチップを130nm CMOS技術で作製した。測定結果は,提案したハイブリッドMRF CLAは14%のノイズ免疫を改善し,53%のエネルギー消費を節約し,他のCLAよりも11%回路面積を減少することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： CMOS ,  *雑音 ,  簡素化 ,  *雑音安定度 ,  エネルギー消費 ,  加算器 ,  *エネルギー効率
準シソーラス用語： テストチップ ,  Markov確率場 ,  低電圧 ,  *確率場 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： 雑音余裕度 ,  エネルギー効率 ,  SNR ,  ランダム場 ,  確率