文献

J-GLOBAL ID：201702223817978508   整理番号：17A1645918

ナノスケールSOI FinFETデバイス構造における量子効果:シミュレーション研究【Powered by NICT】

Quantum effect in Nanoscale SOI FINFET device structure: A simulation study

著者 (3件)： Mangesh Sangeeta (JSS Academy of Technical Education Noida, India) ,  Chopra P. K. (AKGEC, Ghaziabad, India) ,  Saini K.K. (NPL, New Delhi, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DevIC  ページ： 795-798  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スケール最小に到達するCMOS技術を用いて,異なるMOSデバイス変異体を実施の可能性をVLSI設計技術者によって調べ,奏効している。このような成功した代替技術の一つは,SOIデバイス設計である。低処理コスト,高信頼性,寄生容量の除去のようなその固有の利点のためにそのバルク対応物の代替として採用され,問題などパンチスルーである。このシミュレーション研究は,SOI FINFETデバイス内の電荷キャリアの量子閉じ込めを検証することである。デバイスにおける量子閉込め効果が強い反転条件の下での古典的ドリフト-拡散モデルと量子補正されたドリフト拡散モデルを比較して調べた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 漂遊容量 ,  *量子効果 ,  *素子構造 ,  量子補正 ,  MOSFET ,  パンチスルー ,  *シミュレーション ,  ドリフト ,  量子閉込め
準シソーラス用語： ドリフト拡散 ,  拡散モデル ,  デバイス設計 ,  CMOS技術 ,  *FinFET ,  *ナノスケール , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： ナノスケール ,  SOI ,  FinFET ,  デバイス構造 ,  量子効果 ,  シミュレーション ,  研究