文献

J-GLOBAL ID：201702224126671593   整理番号：17A0965877

超CMOS非ブール論理ベンチマーキング:洞察と将来の方向【Powered by NICT】

Beyond-CMOS non-Boolean logic benchmarking: Insights and future directions

著者 (2件)： Pan Chenyun (Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, Georgia 30332, USA) ,  Naeemi Azad (Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, Georgia 30332, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DATE  ページ： 133-138  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 新技術は,Boole論理を考慮したCMOSと競合に重要な課題に直面している。以降のCMOSデバイスの完全な可能性を実現するための非伝統的な回路を使用するための必要性が増加している。本論文では,多様な以降のCMOSデバイス技術のためのセルラニューラルネットワーク(CNN)に基づく非ブール演算型計算のための均一なベンチマーキング方法論を示し,電荷およびスピントロニクスデバイスを含む。三種類CNN実装のアナログ,デジタル,およびスピントロニクス回路を用いて与えられた入力雑音と想起精度標的のためのベンチマークを調べた。結果は,スピントロニクス素子はCNNを実現するための有望な候補である,3XまでEDP改善は,通常のCMOS対応物と比較して磁壁素子における予測されることを示した。これは代替非ブール計算プラットフォームは,将来の新技術を開発するために重要なことを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： スピントロニクス ,  磁壁 ,  演算 ,  雑音 ,  *CMOS ,  アナログ系 ,  ベンチマーク ,  ディジタル方式 ,  セルラニューラルネットワーク
準シソーラス用語： スピントロニクス素子 ,  *ベンチマーキング , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F) ,  磁電デバイス  (NC03100X)

タイトルに関連する用語 (5件)： CMOS ,  論理 ,  ベンチマーキング ,  洞察 ,  将来