文献

J-GLOBAL ID：201702225352419240   整理番号：17A0689816

ソフトエラー耐性と性能を考慮したCPUキャッシュメモリ多重化の評価手法に関する一考察

Note on Evaluation Scheme for Redundant CPU Cache Considering Soft Error Resilience and Performance

著者 (2件)： 川島直也 (日本大 生産工) ,  新井雅之 (日本大 生産工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 44(CPSY2017 1-15)  ページ： 103-106  発行年： 2017年05月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,半導体技術の微細化に伴い,ソフトエラーによるLSIの信頼性の低下が問題となっている。特に,民生用デバイスを応用した安価な宇宙環境用システムにおいては,コスト,性能とのトレードオフを考慮しつつ,要求される信頼度を達成するための適切な冗長設計の導入が必要であると考えられる。本稿では,一定のコストの条件下における,このトレードオフを考慮したCPUキャッシュメモリ多重化手法の評価指標について検討する。まず,プロセッサシミュレータを用いて,あるプログラムを異なるキャッシュサイズに対して実行させた場合の実行サイクル数の差を測定する。この測定結果と,信頼度の簡単な解析結果に基づいて,信頼度を1桁改善させるために必要な性能劣化の度合いとしてシステム評価指標を算出する。2重化から8重化を適用した場合のシステム評価指標の算出例を示す。(著者抄録)

シソーラス用語： *ソフトエラー ,  *フォールトトレランス ,  計算機システム ,  システム評価 ,  *演算プロセッサ ,  シミュレータ ,  *キャッシュメモリ ,  多重化 ,  LSI【IC】 ,  信頼度 ,  性能評価 ,  トレードオフ ,  プログラム実行
準シソーラス用語： 宇宙用計算機システム ,  プロセッサシミュレータ ,  CPUキャッシュメモリ

分類 (3件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  記憶方式  (JC02040V) ,  その他のディジタル計算機方式  (JC02050G)

引用文献 (5件)：

• 戸坂義春,”LSI信頼性向上のための宇宙中性子ソフトエラー解析シミュレータ,” 雑誌FUJITSU,Vol.51, No.5,pp.303-307,2000年.
• 伊藤英史,”電子システムの環境中性子線起因のエラーの現状と対策:マルチノードアップセット問題の台頭,” 信学技報,DC2008-7,pp.37-42,2008年
• 久保田勘人,増田政基,小林和淑,”低電力かつ省面積な耐ソフトエラー多重化フリップフロップ,” 電子情報通信学会技術研究報告,DC2012-37,No.321, pp.69-74,2012年.
• J. P. Walters, K. M. Zick, and Matthew French, ”A Practical Characterization of a NASA Space Cube Application Through Fault Emulation and Laser Testing,” In Dependable Systems and Networks, 2013.
• 塩谷亮太,五島正裕,坂井修一,”プロセッサ・シミュレータ「鬼斬弐」の設計と実装,” 情報処理学会シンポジウム論文集,No.5, pp.120-121,2009年.

タイトルに関連する用語 (6件)： ソフトエラー ,  耐性 ,  CPU ,  キャッシュメモリ ,  多重化 ,  評価手法