文献

J-GLOBAL ID：201702225720421889   整理番号：17A1569470

ライブ実証:ニューロモルフィックメニーコアシステムのための動的電圧および周波数スケーリング【Powered by NICT】

Live demonstration: Dynamic voltage and frequency scaling for neuromorphic many-core systems

著者 (20件)： Hoppner Sebastian (Technische Universitaet Dresden, Dresden, Germany) ,  Yan Yexin (Technische Universitaet Dresden, Dresden, Germany) ,  Vogginger Bernhard (Technische Universitaet Dresden, Dresden, Germany) ,  Dixius Andreas (Technische Universitaet Dresden, Dresden, Germany) ,  Partzsch Johannes (Technische Universitaet Dresden, Dresden, Germany) ,  Joshi Prateek (Technische Universitaet Dresden, Dresden, Germany) ,  Neumarker Felix (Technische Universitaet Dresden, Dresden, Germany) ,  Hartmann Stephan (Technische Universitaet Dresden, Dresden, Germany) ,  Schiefer Stefan (Technische Universitaet Dresden, Dresden, Germany) ,  Scholze Stefan (Technische Universitaet Dresden, Dresden, Germany) ,  Ellguth Georg (Technische Universitaet Dresden, Dresden, Germany) ,  Cederstroem Love (Technische Universitaet Dresden, Dresden, Germany) ,  Eberlein Matthias (Technische Universitaet Dresden, Dresden, Germany) ,  Mayr Christian (Technische Universitaet Dresden, Dresden, Germany) ,  Temple Steve (University of Manchester, Manchester, UK) ,  Plana Luis (University of Manchester, Manchester, UK) ,  Garside Jim (University of Manchester, Manchester, UK) ,  Davison Simon (University of Manchester, Manchester, UK) ,  Lester David R. (University of Manchester, Manchester, UK) ,  Furber Steve (University of Manchester, Manchester, UK)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プレコア電力管理のためのSoC内の動的電圧と周波数スケーリング技術を提示した:アーキテクチャは100ns以内で処理要素(PE)の個々の,自己トリガ性能レベルスケーリングを可能にした。この技術は各コアは現在の計算負荷に依存してその局所供給電圧と周波数を調節することができた。テストチップは,28nm CMOS技術で実現した,SpiNNaker2神経形態学的メニーコアシステムのプロトタイプ,100MHz,666MHzの周波数で1.1V 0.7Vまでの範囲内で運転する4PE含むとした。この特定用途向けプロセッサの特別なドメイン領域は,リアルタイムneuromorphicsである。標準ベンチマーク-synfire chain-を使用して,全電力消費は45%減少し,85%ベースライン電力低減とニューロンとシナプス計算当たりのエネルギーの30%削減できることを示し,すべての生物学的実時間動作を維持した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力管理 ,  ベンチマーク ,  *周波数 ,  *電圧 ,  プロトタイプ ,  計算機アーキテクチャ ,  電力消費 ,  演算プロセッサ
準シソーラス用語： 電力低減 ,  神経形態学 ,  テストチップ ,  供給電圧 ,  計算負荷 ,  システムオンチップ ,  *周波数スケーリング , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (2件)： 実証 ,  周波数スケーリング