文献

J-GLOBAL ID：201702225820772703   整理番号：17A1570598

記憶は最適化されたMersenne撚糸機乱数発生器【Powered by NICT】

A memory optimized mersenne-twister random number generator

著者 (2件)： Saraf Naman (Department of Electrical and Computer Engineering, University of Minnesota Twin Cities, Minneapolis, MN) ,  Bazargan Kia (Department of Electrical and Computer Engineering, University of Minnesota Twin Cities, Minneapolis, MN)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： MWSCAS  ページ： 639-642  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 乱数発生器(RNG)は多数の確率的シミュレーション法の不可欠な構成要素,多様な科学分野で応用した。最近,確率的シミュレーション法は,性能改善のためのFPGA上での実行が増加している。,効率的RNG実装はFPGA上の確率的シミュレーション法をうまく実現に必須である。FPGA上での効率的な実現のための顕著なMersenne Twister RNG(MT RNG)のメモリ最適化アーキテクチャを提案した。我々のアプローチは,公表された文献における既存の設計上で提案アーキテクチャのメモリ要求を最大50%低減することをFPGAデバイスに利用可能な異なるメモリ構築物利用する。さらに,MT RNG実現のハードウェア面積を低減し,異なるFPGAプラットフォーム上での既存の実装を用いて提案アーキテクチャのハードウェアメトリックスを比較するために乱数のout-of-order計算を行った。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *乱数発生器 ,  記憶装置 ,  *最適化 ,  FPGA ,  ハードウェア ,  *撚糸機 ,  計算機アーキテクチャ ,  *乱数
準シソーラス用語： メモリ最適化 ,  確率的シミュレーション , 【Automatic Indexing@JST】

分類 (3件)： 専用演算制御装置  (JC04030Y) ,  発振回路  (NC05020Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 最適化 ,  撚糸機 ,  乱数発生器