文献

J-GLOBAL ID：201702226719663272   整理番号：17A1637555

チップ上のマルチプロセッサシステム上の非同期に埋め込まれたCANネットワークのための時間同期化【Powered by NICT】

Time synchronization for an asynchronous embedded CAN network on a multi-processor system on chip

著者 (3件)： Breaban Gabriela (Eindhoven University of Technology, The Netherlands) ,  Stuijk Sander (Eindhoven University of Technology, The Netherlands) ,  Goossens Kees (Eindhoven University of Technology, The Netherlands)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISPCS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 分散サイバー物理システムは,自動車,航空電子工学または産業自動化のような広範囲の応用をカバーしている。これらの応用は,それらのタイミング要求を満たすために時間のグローバルな概念を必要とする。並列性と電力効率のようないくつかの利点を提供するのでにチップ(MPSOC)マルチプロセッサシステムは魅力的な実装選択肢である。MPSOCが独立したクロックで駆動される異なるプロセッサ大域的非同期・局所的同期(GALS)構造を有している。マルチプロセッサSoCに対する時間のグローバルな概念を得るために,クロック同期解が必要である。本論文では,HW/SWコストと時間同期性能間のトレードオフを提供する非同期マルチプロセッサSoC上で実装されたコントローラエリアネットワーク(CAN)ネットワークのための時間同期法を提案した。FPGAプラットフォーム上で提案手法を評価し,それが860nsの最小精度と最小2μsの精度を達成できることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *マルチプロセッサシステム ,  *演算プロセッサ ,  電力効率 ,  クロック ,  *ネットワーク ,  自動化 ,  自動車 ,  FPGA ,  航空輸送 ,  電子技術 ,  ビット同期
準シソーラス用語： コントローラエリアネットワーク ,  マルチプロセッサSoC ,  *時刻同期 , 【Automatic Indexing@JST】

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： マルチプロセッサシステム ,  非同期 ,  Can ,  同期化