文献
J-GLOBAL ID:201702227178883826   整理番号:17A0885705

CMOSデバイスのモデル化と柔軟な超薄チップ上の回路【Powered by NICT】

Modeling of CMOS Devices and Circuits on Flexible Ultrathin Chips
著者 (4件):
資料名:
巻: 64  号:ページ: 2038-2046  発行年: 2017年 
JST資料番号: C0222A  ISSN: 0018-9383  CODEN: IETDAI  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
フレキシブルエレクトロニクスの分野が急速に進化している。超薄チップは多くの用途の高性能要求に対処するために使用されている。しかし,曲げ誘起応力に起因するデバイス/回路の応答における変化のシミュレーションと予測は,適切なコンパクトモデルの欠如の課題として残っている。これは屈曲性エレクトロニクスのための困難な作業回路設計を行った。本論文では,この方向の進歩を提示し,異なるチャネル長をもつインバータと超薄チップ上のトランジスタの方位のようなトランジスタと簡単な回路に及ぼす圧縮および引張応力の研究。標準CMOSの0.18μm技術における素子と回路の異なる設計を二つの分離したチップで作製した。二作製したチップは,標準ダイシング前研削技術段階十分な曲げ性(20mmの曲げ半径,または0.05%の公称歪)を得るためにフォローポストCMOS処理を用いて20μmまで薄くした。電気的特性評価は,フレキシブル基板上に薄くチップ包装により行った。実験結果は,それぞれのトランジスタにおけるキャリア移動度の変化,種々の曲げ条件(圧縮に対して2%の最大変化率と引張応力の4%)中のインバータのスイッチング閾値電圧を示した。これらの変化をシミュレートするために,BSIM4からの数学的方程式と抽出されたパラメータの組合せである,コンパクトモデルをVerilog-Aを開発し,CadenceのVirtuoso環境にコンパイルした。提案したモデルは,圧縮と引張曲げ応力条件と方向における移動度変動としきい値電圧を予測し,実験的測定(圧縮で1%,引張応力不整合に対して0.6%)との一致を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  トランジスタ 
タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る