文献

J-GLOBAL ID：201702227550725836   整理番号：17A1262997

ブリッジチップ技術を用いた2.5次元統合の熱的評価:課題と機会【Powered by NICT】

Thermal Evaluation of 2.5-D Integration Using Bridge-Chip Technology: Challenges and Opportunities

著者 (3件)： Zhang Yang (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA) ,  Sarvey Thomas E. (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA) ,  Bakir Muhannad S. (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA)
資料名： IEEE Transactions on Components, Packaging, and Manufacturing Technology  (IEEE Transactions on Components, Packaging, and Manufacturing Technology)
巻： 7  号： 7  ページ： 1101-1110  発行年： 2017年 
JST資料番号： W0590B  ISSN： 2156-3950  CODEN： ITCPC8  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,ブリッジチップ技術を用いた2.5次元集積回路(IC)は,このようなマルチチップパッケージの熱挑戦と機会を調べるために評価した熱である。この目的のために,本論文の目的は二つの要素からなる。数2.5次元統合アプローチの熱ベンチマーキングを行い,完全性のための三次元ICと比較した。熱モデリングを評価し2.5次元統合アプローチは類似した熱特性を示すことを示したが,同じ電力消費で三次元IC解と比較して有意な改善を示した。第二に,この論文は,橋梁切り屑厚さ,熱界面材料特性,マイクロバンプ特性,金型厚さ,金型厚さ不整合およびダイ間間隔の関数と共に時間領域熱結合を研究するために過渡解析として橋チップベース2.5次元統合システムを検討した。結果は,100~μmの金型厚さ不整合は,従って,金型厚さ不整合は可能な限り小さくすべきである,最も熱い金型は最も厚いすべきである最高温度を25.8%増加できることを示唆した。1年から0年にかけてmmダイ間空間を減少させる熱結合を増加させ,低電力ダイス,DRAMのような,は6.1%の温度増加をもたらすことができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 完全性 ,  集中方式 ,  電力消費 ,  不整合 ,  *三次元 ,  切り屑 ,  集積回路 ,  過渡解析 ,  熱特性 ,  DRAM
準シソーラス用語： 時間領域 ,  マイクロバンプ ,  熱界面材料 ,  熱的モデリング ,  *2.5次元 , 【Automatic Indexing@JST】

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： ブリッジ ,  5次元 ,  統合 ,  評価 ,  機会