文献

J-GLOBAL ID：201702228121314813   整理番号：17A1727279

捕獲電荷に起因する寄生抵抗を考慮した28nmフラッシュマクロ設計のためのSG MONOSのSPICE互換モデル【Powered by NICT】

A SPICE-compatible model of SG-MONOS for 28nm flash macro design considering the parasitic resistance caused by trapped charges

著者 (5件)： Koh Risho (Elemental technology development division2, Renesas System Design Co., Ltd., Kodaira-shi, Tokyo, Japan) ,  Miyamori Mitsuru (Elemental technology development division2, Renesas System Design Co., Ltd., Kodaira-shi, Tokyo, Japan) ,  Tsuneno Katsumi (Elemental technology development division2, Renesas System Design Co., Ltd., Kodaira-shi, Tokyo, Japan) ,  Muta Tetsuya (Elemental technology development division2, Renesas System Design Co., Ltd., Kodaira-shi, Tokyo, Japan) ,  Kawashima Yoshiyuki (MCU Device Technology Dept., Renesas Electronics Corporation, Hitachinaka-shi, Ibaraki, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SISPAD  ページ： 145-148  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 分割ゲートMONOS(SG MONOS)セルの読み出し電流のSPICE互換モデルは28nm埋込みフラッシュマクロ設計のために開発した。読み出し電流に対するトラップされた電荷の影響をTCADを用いて解析した。ギャップ領域の上部に位置するトラップされた電荷は,セル電流を大きく低下することをが分かった。I_d V_sg曲線の形状は,トラップされた電荷とトラップ密度の位置に依存して劇的に変化することが分かった。本論文では,各抵抗はその値を変化させる指数関数的にゲート電圧にいくつかの抵抗の合成を用いて上記の挙動を再現する新しいモデルを提案する。モデルは28nm世代細胞に対する優れた当てはめ精度を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *電流 ,  指数関数
準シソーラス用語： ゲート電圧 ,  トラップ密度 ,  TCAD ,  読出し ,  *寄生抵抗 ,  *捕獲電荷 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (9件)： 捕獲電荷 ,  起因 ,  寄生抵抗 ,  フラッシュ ,  マクロ ,  設計 ,  Sg ,  SPICE ,  モデル