文献

J-GLOBAL ID：201702228375575615   整理番号：17A0417460

1.1スマートチップのためのスマート設計パラダイム【Powered by NICT】

1.1 A smart design paradigm for smart chips

著者 (1件)： Hou Cliff (Research & Development, TSMC, Hsinchu, Taiwan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISSCC  ページ： 8-13  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 産業応用動向はチップとシステムレベルの両方でより3D回路を駆動している。これらの技術動向は,半導体設計コミュニティは既存の手法を超えるとよりスマートなチップの課題に対処するために新しい方法を提案するために必要とする新しい設計課題を誘導した。新しい設計パラダイムがより多くの製品機能性と設計作業の複雑さの対応する増加のためのマーケット需要を取り扱うために緊急の課題になっている。適切な製品化までの時間窓内の設計サイクルを維持しながら製品の独特な技術と設計要求に対処するために,チップ設計者は半導体生態系の専門知識と資産によって供給することができる解を活用しなければならない。同時に,これらの生態系はユニークな製品ニーズを満たすために必要な特定用途向けプラットホーム解を提供するために技術を中心とした溶液を超えて進化しなければならない。本論文では,チップとシステムレベルでの設計解を包含するスマートチップ設計パラダイムを実現するために必要な革新のための初期方向を提供した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 半導体 ,  コミュニティ ,  *生態系 ,  三次元
準シソーラス用語： 専門知識 ,  複雑性 ,  機能性 ,  技術動向 ,  産業応用 , 【Automatic Indexing@JST】

分類 (3件)： CAD,CAM  (JE10000A) ,  半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (2件)： 設計 ,  パラダイム